통합검색

signal입니다. 따라서 매우 늦은 시점까지 clock pulse가 존재하게 되는데, 이 때, MAI..

 라이선스  vendor라인에 snpslmd 두번적혀있는것을 하나로 수정했습니다. 이..

라이선스 데몬 실행을 계정이 무엇인지 확인 바랍니다. root 계정으로 데몬을 실행..

 재부팅후 root 계정으로 실행해보았지만 안됩니다 virtuoso는 잘 실행되지만 syno..

문의 글로만으로는 원인 파악이 어려워 개인 PC 에서 서버에 접속하여 사용하고 있는 상..

안녕하세요. IDEC 연구원 조인신입니다.   참여한 교육이 Mixed signal Simulati..

signal simulation(memristor I-V curve만 간단하게 확인)을 하고자 하는데 저희가 가지..

signal 회로를 설계해보려고 합니다. 이런 설계를 위한 tool을 어떤걸 써야할지 모르겠..

signal 회로를 설계해보려고 합니다. 이런 설계를 위한 tool을 어떤걸 써야할지 모르겠..

signal 회로를 설계해보려고 합니다. 이런 설계를 위한 tool을 어떤걸 써야할지 모르겠..

signal 회로를 설계해보려고 합니다. 이런 설계를 위한 tool을 어떤걸 써야할지 모르겠..

  1:40:26 (snpslmd) License server system started on blackjaguar 1:40:26 (snps..

  IDEC 선혜승입니다    지금 올려주신 메시지는 로그의 내용 또는&nb..

네 기존에 리눅스를 사용해왔었기때문에 무엇을 말씀하시는지알고있습니다. ps -ef | gr..

  IDEC 선혜승입니다     일단 IP ADDRESS 의 문제는 아닙니다&n..

    와우! 감사합니다.     시간이문제였어요!!!   &nb..

signal 'SIGSEGV' (segmentation violation)gjob exits with status 1     ..

signal 'SIGSEGV' (segmentation violation)gjob exits with status 1     ..

signal 'SIGSEGV' (segmentation violation)gjob exits with status 1     ..

signal 'SIGSEGV' (segmentation violation)gjob exits with status 1     ..

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대..

영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, ..

signalIntegity 개요 : 키워드 : 배선, 신호의 무결성

영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교..

signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal..

signal representation, baseband transmission, passband transmission, transmission o..

signal-processing platform for Software Defined Radio (SDR) applications such as Ta..

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :..

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, ..

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

signal 해석, 회로설계

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고..

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, ..

signal and the flying adder synthesizes the fractional frequency using them with th..

Category Analog & Mixed signal > Power Management Circuit > Others Descripti..

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed signal > Power Management Circuit > DC-DC Converter > Oth..

Category Analog & Mixed signal > Others Description Piezoelectric (PE) tra..

Category Analog & Mixed signal > Power Management Circuit > DC-DC Converter > Oth..

Category Analog & Mixed signal > Data Converter > A/D Converter > (Resolution) Un..

signal with the divided feedback signal.

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IDEC, 설계 환경 다변화를 위해 실바코 AMS 디자인 플로우 도입 대한민국, 서울 -2014-0..

signal 회로 설계자 모집   ◆ ㈜코아리버 기업정보   설립일 – 2005..

signals from various sensors 적용된(될) Chip의 Application : various sensor appli..

IP Name : A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC IP Version : 1.0 Categor..

IP Name : A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC IP Version : 3.0 Categor..

signals from various sensors 적용된(될) Chip의 Application : various sensor appli..

IP Name : A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply for m..

IP Name : A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC IP Version : 2.2 Categ..

signals to speakers in audio systems 적용된(될) Chip의 Application : DTV, PC audi..

IP Name : A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC IP Version : 2.2 Categor..