VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 13 | Reliability of Analog and mixed-signal circuits | 김병호 한양대학교 교수 | 2024.02.07 |
| 12 | 신호 및 전력 무결성 (signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. | 김영우/교수/세종대 | 2023.03.17 |
| 11 | CMOS Analog 전자회로 설계 - 2019(2) | 박주성/이사/(주)텔로팜 | 2019.09.23 |
| 10 | CMOS Analog 전자회로설계 - 2019 | 박주성/교수/부산대학교 | 2019.03.26 |
| 9 | Matlab을 이용한 Digital signal Processing - 2019 | 김태훈/교수/동의과학대 | 2019.03.26 |
| 8 | 임베디드 시스템 설계_Digital Debugging | 심규현 강사 한성대학교 | 2018.10.04 |
| 7 | CMOS Analog 전자회로설계 | 최영식/교수/부경대학교 | 2018.02.20 |
| 6 | CMOS Analog 전자회로 설계 | 박주성/교수/부산대학교 | 2016.12.12 |
| 5 | CMOS Analog 회로설계 | 최영식/교수/부경대학교 | 2016.12.12 |
| 4 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 3 | Matlab을 이용한 Digital signal Processing | 김태훈 부교수(동의과학대) | 2015.11.09 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | CMOS 이미지 센서 교육 | 이성수 상무(픽셀플러스) | 2014.10.31 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2 | Matlab을 이용한 digital signal processing | 윤성심 | 15.08.25 | 997 |
| 1 | Analog/RF/Mixed-signal circuit design trend in Silicon Valley for High-Speed Wir | 구재희 | 13.08.01 | 739 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 74 |
[답변] ADEL digital data export관련 질문
signal 또는 trace, bus 등의 export 방법이 들어 있으니 위 파일의 내용을 참고하.. |
조인신 | 17.09.05 | 17 |
| 73 |
[답변] Magnahynix 180nm 공정 PAD 관련 질문
signal 용으로 정해져 있는 것은 없습니다. 원하는 위치의 pad 를 power 나 ground 또는.. |
조인신 | 17.07.24 | 27 |
| 72 |
[조춘식] Magnahynix 180nm 공정 PAD 관련 질문
signal 전용 PAD가 따로 있는지 궁금해서 글을 남깁니다. 감사합니다. |
최영석 | 17.07.24 | 19 |
| 71 |
[답변] Memory 관련 질문 드립니다.
IDEC 선혜승입니다 에러의 내용을 알려주지 않아서 정확히 알수.. |
선혜승 | 17.07.12 | 10 |
| 70 |
[답변] [답변] Memory 관련 질문 드립니다.
안녕하세요. 현재, /CB_1502/MEMORY/sec121206_0058_SS65LP_SRAM_DP_Memory_Generator_.. |
김호근 | 17.07.12 | 12 |
| 69 |
[답변] [답변] [답변] Memory 관련 질문 드립니다.
IDEC 선혜승입니다 네 맞습니다 메모리를 만들어내는 .. |
선혜승 | 17.07.12 | 26 |
| 68 |
Memory 관련 질문 드립니다.
현재 VOD를 통해서 예제를 통해 메모리를 생성하는 것을 해보고 있습니다. 진행 중, ./m.. |
김호근 | 17.07.12 | 14 |
| 67 |
[답변] Verilog-A/-AMS
안녕하세요. IDEC 연구원 조인신입니다. 1. 문의하신 교육은 Mixed .. |
조인신 | 17.05.26 | 16 |
| 66 |
[답변] spectreVerilog sim 문의
signal simulation [이용호 ]님의글 ========================================.. |
조인신 | 17.05.17 | 21 |
| 65 |
[김정범] Synopsys license 관련 문의
signal = 17 [김연태 ]님의글 ======================================.. |
김정수 | 17.05.04 | 42 |
| 64 |
[답변] Synopsys license 관련 문의
signal = 17 [김연태 ]님의글 ======================================.. |
선혜승 | 17.05.04 | 40 |
| 63 |
[김정범] Synopsys Licensing 중 문제
signal = 17 22:44:07 (lmgrd) Since this is an unknown status, license server .. |
김정수 | 17.05.01 | 8 |
| 62 |
[답변] Synopsys Licensing 중 문제
signal = 17 22:44:07 (lmgrd) Since this is an unknown status, license server .. |
김연태 | 17.05.02 | 4 |
| 61 |
[답변] [답변] Synopsys Licensing 중 문제
signal = 17 [김연태 ]님의글 ======================================.. |
김정수 | 17.05.02 | 8 |
| 60 |
[답변] [답변] [답변] Synopsys Licensing 중 문제
signal = 17 [김연태 ]님의글 ======================================.. |
김연태 | 17.05.02 | 20 |
| 59 |
[김소영] Spectre simulation warning에 관한 질문입니다.
signal :in1 이라는 오류가 발생하는데 in1은 MOS switch를 켰다 껐다 하는 ideal vpulse.. |
김지훈 | 17.04.18 | 9 |
| 58 |
[답변] Spectre simulation warning에 관한 질문입니다.
signal :in1 이라는 오류가 발생하는데 in1은 MOS switch를 켰다 껐다 하는 ideal vpulse.. |
조인신 | 17.04.18 | 19 |
| 57 |
[조광현] cadence virtuoso 관련질문
signal을 clock같은 주기적 pulse 가 아닌 시뮬레이션 총 시간(ex.0~1um)동안 정해진 시.. |
양이삭 | 17.04.12 | 6 |
| 56 |
[답변] cadence virtuoso 관련질문
signal을 clock같은 주기적 pulse 가 아닌 시뮬레이션 총 시간(ex.0~1um)동안 정해진 시.. |
조인신 | 17.04.13 | 10 |
| 55 |
[답변] [답변] 답변 정말 감사드립니다.
signal을 clock같은 주기적 pulse 가 아닌 시뮬레이션 총 시간(ex.0~1um)동안 정해진 시.. |
양이삭 | 17.04.13 | 3 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 15 |
SerDes System 설계 관련 웨비나 공유
SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6.. |
김영지 | 21.03.10 | 1280 |
| 14 |
e2l-반도체공학-초고주파 반도체 물리학
영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대.. |
구재희 | 06.08.09 | 1981 |
| 13 |
e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체
영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, .. |
구재희 | 06.06.13 | 1459 |
| 12 |
e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성
signalIntegity 개요 : 키워드 : 배선, 신호의 무결성 |
구재희 | 05.09.07 | 1520 |
| 11 |
e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체
영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교.. |
구재희 | 04.12.30 | 852 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성
signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal.. |
구재희 | 04.12.30 | 1060 |
| 9 |
e2l-디지털시스템-디지털 통신
signal representation, baseband transmission, passband transmission, transmission o.. |
구재희 | 08.07.16 | 815 |
| 8 |
e2l-디지털시스템-소프트웨어 래디오 설계 방법론
signal-processing platform for Software Defined Radio (SDR) applications such as Ta.. |
구재희 | 06.12.21 | 842 |
| 7 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :.. |
구재희 | 05.09.07 | 754 |
| 6 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, .. |
구재희 | 05.09.07 | 755 |
| 5 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이.. |
구재희 | 05.04.14 | 635 |
| 4 |
e2l-접적회로-CMOS Analog 설계
signal 해석, 회로설계 |
구재희 | 05.01.05 | 966 |
| 3 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고.. |
구재희 | 04.12.30 | 831 |
| 2 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이.. |
구재희 | 04.12.30 | 748 |
| 1 |
e2l-통신 및 신호처리-VLSI Digital signal Processing
영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, .. |
구재희 | 05.01.05 | 644 |
1