Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
13 Reliability of Analog and mixed-signal circuits 김병호 한양대학교 교수 2024.02.07
12 신호 및 전력 무결성 (signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. 김영우/교수/세종대 2023.03.17
11 CMOS Analog 전자회로 설계 - 2019(2) 박주성/이사/(주)텔로팜 2019.09.23
10 CMOS Analog 전자회로설계 - 2019 박주성/교수/부산대학교 2019.03.26
9 Matlab을 이용한 Digital signal Processing - 2019 김태훈/교수/동의과학대 2019.03.26
8 임베디드 시스템 설계_Digital Debugging 심규현 강사 한성대학교 2018.10.04
7 CMOS Analog 전자회로설계 최영식/교수/부경대학교 2018.02.20
6 CMOS Analog 전자회로 설계 박주성/교수/부산대학교 2016.12.12
5 CMOS Analog 회로설계 최영식/교수/부경대학교 2016.12.12
4 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
3 Matlab을 이용한 Digital signal Processing 김태훈 부교수(동의과학대) 2015.11.09
2 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
1 CMOS 이미지 센서 교육 이성수 상무(픽셀플러스) 2014.10.31
교육자료
  제목 작성자 작성일 조회
2 Matlab을 이용한 digital signal processing 윤성심 15.08.25 997
1 Analog/RF/Mixed-signal circuit design trend in Silicon Valley for High-Speed Wir 구재희 13.08.01 739
질문/답변
  제목 작성자 작성일 조회
14 [답변] [답변] [답변] [답변] [답변] Hspice 설치 시

안녕하세요. IDEC 연구원 조인신입니다.   네 정상적으로 구동 된 것입니다..

조인신 16.05.11 22
13 [답변] [답변] [답변] [답변] [답변] [답변] Hspice 설치 시

감사합니다. 라이센스는 제대로 된 것 같네요. 서버를 교체해서 툴을 처음으로 다시 설..

김주호 16.05.11 14
12 [답변] [답변] [답변] [답변] [답변] [답변] [답변] Hspice 설치 시

안녕하세요. IDEC 연구원 조인신입니다.   cshrc 파일 작성 후 sourcing 해야 합..

조인신 16.05.11 12
11 [답변] [답변] [답변] [답변] [답변] [답변] [답변] [답변] Hspice 설치 시

기존에 쓰던 hspice.bashrc인 LM_LICENSE_FILE=27020@cslab.sogang.ac.krexport LM_LICE..

김주호 16.05.11 74
10 Cadence 라이센스 관련하여 질문합니다.

현재 Ubuntu 12.04 64bit 환경에서 INCISIV 13.20 설치와 라이센스 툴 설치를 해놓은 상..

이관호 16.02.24 52
9 [답변] Cadence 라이센스 관련하여 질문합니다.

  IDEC 선혜승입니다    메시지를 보면 NO FEATURE 라고 나오네요&nbs..

선혜승 16.02.25 75
8 소리 이상...

Matlab을 이용한 Digital signal Processing 이거를 vod로 결제 완료하고 수강하고 있는..

송현욱 16.01.07 9
7 [답변] 소리 이상...

확인후 최대한 빨리 연락 드리겠습니다 부산대 반도체설계교육센터 드림  ..

윤성심 16.01.07 8
6 vod 신청하고 입금까지 했는데 입금대기에요...

부산대에 vod 결제대금 입금 하고 계속 기다리고 있는데 입금 확인이 안 되고 있네요...M..

송현욱 16.01.05 7
5 [답변] vod 신청하고 입금까지 했는데 입금대기에요...

 부산대 반도체설계교육센터입니다입금확인하여 결제완료 해 드렸습니다문자 발송해..

윤성심 16.01.05 10
4 [답변] 케이던스 시뮬레이션 에러

signal: VX- 에러가 발생함과 동시에 시뮬레이션 타임 스텝이 극도로 짧아짐을 확인(e-21..

조인신 15.07.09 38
3 케이던스 시뮬레이션 에러

signal: VX- 에러가 발생함과 동시에 시뮬레이션 타임 스텝이 극도로 짧아짐을 확인(e-21..

이상권 15.07.09 32
2 [답변] 라이센스 설정시 hostname오류 문의드립니다.

안녕하세요.IDEC 연구원 조인신입니다.먼저 참고로 현재 최신 라이센스 데몬은  아..

조인신 15.07.01 54
1 [공배선] 라이센스 설정시 hostname오류 문의드립니다.

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :  EDA Tool 버전(SCL..

서정덕 15.06.30 36
1 ◀ 21 22 23 24 25 26 27 28 29 30
자료실
  제목 작성자 작성일 조회
15 SerDes System 설계 관련 웨비나 공유

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

김영지 21.03.10 1280
14 e2l-반도체공학-초고주파 반도체 물리학

영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대..

구재희 06.08.09 1981
13 e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체

영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, ..

구재희 06.06.13 1459
12 e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성

signalIntegity 개요 : 키워드 : 배선, 신호의 무결성

구재희 05.09.07 1520
11 e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체

영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교..

구재희 04.12.30 852
10 e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성

signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal..

구재희 04.12.30 1060
9 e2l-디지털시스템-디지털 통신

signal representation, baseband transmission, passband transmission, transmission o..

구재희 08.07.16 815
8 e2l-디지털시스템-소프트웨어 래디오 설계 방법론

signal-processing platform for Software Defined Radio (SDR) applications such as Ta..

구재희 06.12.21 842
7 e2l-접적회로-CAD algorithms: design verification of VLSI systems

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :..

구재희 05.09.07 754
6 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, ..

구재희 05.09.07 755
5 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

구재희 05.04.14 635
4 e2l-접적회로-CMOS Analog 설계

signal 해석, 회로설계

구재희 05.01.05 966
3 e2l-접적회로-CAD algorithms: design verification of VLSI systems

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고..

구재희 04.12.30 831
2 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

구재희 04.12.30 748
1 e2l-통신 및 신호처리-VLSI Digital signal Processing

영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, ..

구재희 05.01.05 644
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP 2.3GHz ~ 3GHz Fractional-N Synthesizer based on sub-sampling PLL

signal and the flying adder synthesizes the fractional frequency using them with th..

김철우 14.09.20 23
참여교수 성과 - IP A Rectifier for RF Energy Harvesting System

Category Analog & Mixed signal > Power Management Circuit > Others Descripti..

김철우 14.09.20 5
참여교수 성과 - IP Spread spectrum clock generator based on sub-sampling phase locked l..

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

김철우 14.09.20 16
참여교수 성과 - IP Digitally controlled DC-DC buck converter with bang-bang control

Category Analog & Mixed signal > Power Management Circuit > DC-DC Converter > Oth..

김철우 14.09.20 9
참여교수 성과 - IP Self-Powered 30μW to 10mW Piezoelectric Energy Harvesting System wit..

Category Analog & Mixed signal > Others Description Piezoelectric (PE) tra..

김철우 14.09.20 15
참여교수 성과 - IP An MPPT technique for thermal energy harvesting

Category Analog & Mixed signal > Power Management Circuit > DC-DC Converter > Oth..

김철우 14.09.20 3
참여교수 성과 - IP Reduced Sample and Hold (S/H) count 100MS/s 10-bit Pipeline Analog-t..

Category Analog & Mixed signal > Data Converter > A/D Converter > (Resolution) Un..

김철우 14.09.20 20
참여교수 성과 - IP 5.12GHz injection-locked phase locked loop

signal with the divided feedback signal.

김철우 14.09.20 12
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

김철우 14.09.20 17
참여교수 성과 - IP 2.7GHz Sub-sampling phase locked loop

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

김철우 14.09.20 19
공지사항 IDEC, 설계 환경 다변화를 위해 실바코 AMS 디자인 플로우 도입

IDEC, 설계 환경 다변화를 위해 실바코 AMS 디자인 플로우 도입 대한민국, 서울 -2014-0..

김창수 14.06.30 17481
구인/구직 (채용) 코아리버 설계팀 공고

signal 회로 설계자 모집   ◆ ㈜코아리버 기업정보   설립일 – 2005..

김해리 16.07.20 6950
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

signals from various sensors 적용된(될) Chip의 Application : various sensor appli..

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

IP Name : A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC IP Version : 1.0 Categor..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

IP Name : A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC IP Version : 3.0 Categor..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

signals from various sensors 적용된(될) Chip의 Application : various sensor appli..

이승훈 14.08.30 13
참여교수 성과 - IP A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply ..

IP Name : A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply for m..

이승훈 14.08.30 25
참여교수 성과 - IP A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC

IP Name : A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC IP Version : 2.2 Categ..

이승훈 14.08.30 15
참여교수 성과 - IP A 18W Stereo Class-D Audio Output Power Stage for a DTV Application

signals to speakers in audio systems 적용된(될) Chip의 Application : DTV, PC audi..

이승훈 14.08.30 13
참여교수 성과 - IP A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC

IP Name : A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC IP Version : 2.2 Categor..

이승훈 14.08.30 18
1 ◀ 11 12 13 14 15 16 17 18