VOD
| 제목 | 강사정보 | 등록일 |
|---|
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 62 |
[답변] Virtuoso layout tool 사용 관련 문의입니다.
techfile 과 display 파일이 필요합니다. 이 파일들이 없어 직접 만든다면 쉽지 않.. |
조인신 | 16.09.23 | 29 |
| 61 |
[답변] [답변] [답변] [답변] [답변] 매그나칩0.18)PAD좌표 관련 문의 드립니다.
tech file 에 .tf 파일을 로드하시면 됩니다. [이용석 ]님의글 =.. |
김연태 | 16.09.11 | 25 |
| 60 |
[윤상웅] MPW 삼성 65nm 공정
tech 파일들은 있으나, lr6lp tech 파일은 존재하지 않습니다... |
임주환 | 16.08.23 | 12 |
| 59 |
[답변] MPW 삼성 65nm 공정
tech 파일들은 있으나, lr6lp tech 파일은 존재하지 않습니다... |
선혜승 | 16.08.23 | 10 |
| 58 |
[답변] [답변] MPW 삼성 65nm 공정
tech 파일들은 있으나, lr6lp tech 파일은 존재하지 않습니다... |
임주환 | 16.08.24 | 23 |
| 57 |
[답변] mpw 경고메세지관련 문의드립니다.
techfile 에는 TGOX2 라는 layer 가 있으나 display.drf 파일에는 TGOX2 layer 가 정의.. |
조인신 | 16.08.04 | 23 |
| 56 |
[유창식] .cdsinit 파일 설정 관련 문의 드립니다.
tech_4_20_01_00_3Cu/l6lp.layermap"hiFormDone(CalibreLayoutExportForm) 하지.. |
정동혁 | 16.07.19 | 20 |
| 55 |
[답변] .cdsinit 파일 설정 관련 문의 드립니다.
tech_4_20_01_00_3Cu/l6lp.layermap"hiFormDone(CalibreLayoutExportForm) 내용을 입력.. |
조인신 | 16.07.19 | 38 |
| 54 |
[답변] [답변] 삼성65nm 공정 메모리 생성 질문입니다.
tech파일을 읽으려고 하니까 첨부1의 그림처럼 에러가 발생합니다. 에러는 무시하고 진행.. |
이상묵 | 16.07.12 | 17 |
| 53 |
[답변] [답변] [답변] 삼성65nm 공정 메모리 생성 질문입니다.
tech파일을 읽으려고 하니까 첨부1의 그림처럼 에러가 발생합니다. 에러는 무시하고 진행.. |
선혜승 | 16.07.13 | 17 |
| 52 |
[답변] [답변] [답변] [답변] 삼성65nm 공정 메모리 생성 질문입니다.
tech파일을 읽으려고 하니까 첨부1의 그림처럼 에러가 발생합니다. 에러는 무시하고 진행.. |
이상묵 | 16.07.13 | 39 |
| 51 |
[답변] Mentor license error 관련 질문입니다.
tech) set path = ($MGC_HOME/bin $path) setenv MGLS_LICENSE_file 1717@license_serv.. |
조인신 | 16.07.11 | 46 |
| 50 |
[김철우] iPDK 변환 방법?
techfile도 그대로는 사용이 안되는 것 같아 보였습니다. Magna180은 iPDK를 배포하신 .. |
배상근 | 16.06.29 | 21 |
| 49 |
[답변] iPDK 변환 방법?
techfile도 그대로는 사용이 안되는 것 같아 보였습니다. Magna180은 iPDK를 배포하신 .. |
선혜승 | 16.06.29 | 43 |
| 48 |
[답변] [답변] [답변] Calibre 라이센스 획득 과정에서 자꾸 문제가 생깁니다.
tech.ac.kr:1717@uri.postech.ac.kr [노현규 ]님의글 ==================.. |
조인신 | 16.06.27 | 19 |
| 47 |
[답변] [magna/SK hynix 018um] gds in layer mapping 파일 관련
layermap 파일은 Full_Custom/PDK/tech_file/techfile_HL18G_IC6_150904 경로에 있.. |
김연태 | 16.06.13 | 46 |
| 46 |
[남상욱] cadence 의 library manager 실행 시 오류
cadence 실행 중 library manager 만 클릭하면 다음과 같은 오류가 발생하여 문의드립니.. |
구종섭 | 16.06.02 | 45 |
| 45 |
[답변] cadence 의 library manager 실행 시 오류
안녕하세요. IDEC 연구원 조인신입니다. 해당 문제에 대해서는 유선상으로 해.. |
조인신 | 16.06.02 | 73 |
| 44 |
Network (floating) license 사용 관련 (2)
tech.ac.kr anywhere &nbs.. |
오현관 | 16.06.01 | 32 |
| 43 |
[답변] Network (floating) license 사용 관련 (2)
tech.ac.kr anywhere &nbs.. |
관리자 | 16.06.02 | 23 |
자료실
| 제목 | 작성자 | 작성일 | 조회 |
|---|
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply ..
IP Name : A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply for m.. |
이승훈 | 14.08.30 | 25 |
| 참여교수 성과 - IP |
A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC
IP Name : A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC IP Version : 2.2 Categ.. |
이승훈 | 14.08.30 | 15 |
| 참여교수 성과 - IP |
A 18W Stereo Class-D Audio Output Power Stage for a DTV Application
techniques Feature : - 18W output power @4Ω speaker - 22kHz input bandwidth - .. |
이승훈 | 14.08.30 | 13 |
| 참여교수 성과 - IP |
A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC
IP Name : A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC IP Version : 2.2 Categor.. |
이승훈 | 14.08.30 | 18 |
| 참여교수 성과 - IP |
A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC
IP Name : A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC IP Version : 2.0 Category .. |
이승훈 | 14.08.30 | 14 |
| 참여교수 성과 - IP |
A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC
IP Name : A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC IP Version : 1.0 Category :.. |
이승훈 | 14.08.30 | 15 |
| 참여교수 성과 - IP |
A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC
IP Name : A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC IP Version :.. |
이승훈 | 14.08.30 | 13 |
| 참여교수 성과 - IP |
A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter
IP Name : A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter IP Version : 2.0 .. |
이승훈 | 14.08.30 | 25 |
1
2