Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
22 (2025) Cell-Based Chip Design Flow_Day1 김연태,선혜승/연구원/IDEC 2025.12.30
21 Standard Cell Based Design (RTL-to-GDSII) 박희천 조교수(UNIST) 2025.01.20
20 [IDEC 제작강좌] Full Custom Layout Design (PEX) 정용운/조교수/세종대학교 2024.10.23
19 [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) 정용운/조교수/세종대학교 2024.10.23
18 (2021) AMBA AXI와 AXI-Stream 설계와 검증 기안도 겸직교수(KAIST) 2021.05.11
17 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 손병복 연구소장 (주)아이즈비 2020.03.24
16 Verilog 설계 언어 초급 송재훈 대표이사 INNOTIO(주) 2020.03.24
15 파워반도체 소자 핵심이론 강혜민/박사/Cambridge University 2019.12.19
14 Verilog 기초 및 Digital 설계 조경순/교수/한국외국어대학교 2019.09.25
13 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2018.11.02
12 Verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
11 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2017.11.30
10 (2017)기가비트 이더넷제어기 설계와 응용설계 기안도 소장 (주)다이나릿시스템 2017.02.15
9 Mobile transceiver RFIC 설계 문현원 교수 대구대학교 2016.12.16
8 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO 2016.12.13
7 고성능 TI SAR ADC설계를 위한 이론 및 실습 홍혁기 박사(전자정보연구소) 2016.07.27
6 (2016)CPU-GPU Heterogeneous Computing 장병현 교수(the University of Mississippi) 2016.06.16
5 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
4 RTOS 지원 시스템 설계와 RTOS 이식 기안도 소장 (다이나릿시스템) 2016.02.24
3 Verilog 설계언어 초·중급 송재훈 대표이사 INNOTIO 2015.10.15
2 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
1 (2014)CPU-GPU Heterogeneous Computing 장병현 교수(the University of Mississippi) 2014.10.31
교육자료
  제목 작성자 작성일 조회
4 Protocol Transducer Synthesis using Divide and Conquer Approach 구재희 07.04.25 72
3 Gigabit Ethernet Switch/Router의 설계 및 구현 구재희 02.05.09 153
2 Synopsys Chip Synthesis 교육 구재희 01.04.13 736
1 Synopsys Tool 교육(VCS & Chip Synthesis) 구재희 00.06.02 1239
질문/답변
  제목 작성자 작성일 조회
1664 [답변] Virtuoso 실행안됨 문의드립니다.

the Configure phase.virtuoso: See the "OpenAccess Installation and Configuration Gu..

조인신 21.07.07 80
1663 VIA 관련 문의

the stream layer-datatype '33:0' are ignored. This is because the stream layer-data..

박현철 21.07.06 33
1662 [답변] VIA 관련 문의

the stream layer-datatype '33:0' are ignored. This is because the stream layer-data..

선혜승 21.07.07 8
1661 [답변] VIA 관련 문의

the stream layer-datatype '33:0' are ignored. This is because the stream layer-data..

박현철 21.07.07 9
1660 [답변] VIA 관련 문의

the stream layer-datatype '33:0' are ignored. This is because the stream layer-data..

선혜승 21.07.07 31
1659 [답변] virtuoso 응답없음 문제

the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' to see license, s..

조인신 21.07.07 27
1658 [답변] virtuoso 응답없음 문제

the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' to see license, s..

송충석 21.07.07 15
1657 [답변] virtuoso 응답없음 문제

the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' to see license, s..

조인신 21.07.07 75
1656 [답변] [Synopsys] VCS - DVE 오류

the database directories given by '-dir' or '-f' are valid.   dve 자체는 켜..

이지원 21.08.10 6
1655 [답변] [Synopsys] VCS - DVE 오류

the database directories given by '-dir' or '-f' are valid.   dve 자체는 켜..

선혜승 21.08.10 63
1654 [답변] s28-2021 mpw drc 관련 문의드립니다.

the two CA masks.  CA_E2 => Spilt CA contact on one of the ..

조인신 21.07.02 47
1653 [한양대] C/C++알고리즘 디자인으로부터 Verilog RTL을 구현/생성할 수 있는 Catapu..

퀴즈를 3/5를 맞으며 수료증을 발급해주시는 것으로 알고있는데요 수료증이 발급이 안되..

정현우 21.06.28 25
1652 [한양대] [ 캠퍼스][답변] C/C++알고리즘 디자인으로부터 Verilog RTL을 구현/생성..

안녕하세요. 한양대 IDEC입니다. 내용 확인하여 처리해드렸습니다.   [정현우]..

박명희 21.06.29 26
1651 Cadence license 관련 문의

the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' to see license, s..

광운대 캠퍼스 21.06.28 67
1650 [답변] Cadence license 관련 문의

the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' to see license, s..

관리자 21.06.28 55
1649 [ 캠퍼스][답변] Cadence license 관련 문의

the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' to see license, s..

광운대 캠퍼스 21.06.28 60
1648 ss28-2101회차 dc shell check library관련하여 문의드립니다.

thesis 진행 후 Report 확인중에 질문사항이 있어서 문의드립니다.   Syn 진행후 ..

정주은 21.06.23 43
1647 [답변] ss28-2101회차 dc shell check library관련하여 문의드립니다.

thesis 진행 후 Report 확인중에 질문사항이 있어서 문의드립니다.   Syn 진행후 ..

선혜승 21.06.24 53
1646 cadence virtuoso problem

theless. I cannot access to cadence virtuoso now  the setting in cadence.cshr..

NGO TAN BINH 21.06.22 51
1645 [답변] cadence virtuoso problem

there is HOSTNAME / IP management section in MYIDEC -> EDA Tool application hist..

관리자 21.06.23 28
1 ◀ 101 102 103 104 105 106 107 108 109 110 ▶ 185
자료실
  제목 작성자 작성일 조회
26 e2l-반도체공학-집적회로 설계 기술: 반도체 CAD

thesis 키워드 : Time-to-market, 설계 재사용, ECAD, 합성, 검증, 시뮬레이션, SPICE,..

구재희 04.12.30 1360
25 e2l-디지털시스템-소프트웨어 래디오 설계 방법론

the considerations in the design of a reconfigurable signal-processing platform for..

구재희 06.12.21 842
24 e2l-디지털시스템-SoC 설계 자동화

thesis, software synthesis, low power systems design, real-time systems design, and..

구재희 06.05.22 1019
23 e2l-디지털시스템-VHDL 을 이용한 고급 디지털 시스템 설계 (영어 강의)

the design of digital logic circuits that are complex because they are extremely la..

구재희 05.09.20 884
22 e2l-디지털시스템-Verilog 을 이용한 고급 디지털 시스템 설계 (영어 강의)

the design of digital logic circuits that are complex because they are extremely la..

구재희 05.09.20 1276
21 e2l-디지털시스템-컴퓨터 설계

the set of labs to be used with this course. Finally, the "Labmaterials" directory..

구재희 05.09.20 932
20 e2l-디지털시스템-컴퓨터 구조

the inner workings of microprocessors and the ability to analyze and build digital ..

구재희 05.09.16 786
19 e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용

thesizer

구재희 06.06.13 1274
18 e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기,..

구재희 06.06.13 1264
17 e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계

the base & RF Amplifier circuit Analysis and Design 개요 : 키워드 : S-paramete..

구재희 06.06.13 1261
16 e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망

the studying electronics and the prospect of the specialist 개요 : 키워드 : 전..

구재희 06.06.13 1092
15 e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of D/A Conversion 개요 : 키워드 : D/A

구재희 05.09.07 1079
14 e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계

the base & RF Amplifier circuit Analysis and Design 개요 : ● RF 증폭기가 필요한 ..

구재희 04.12.30 1957
13 e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용

thesizer

구재희 04.12.30 1343
12 e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전..

구재희 04.12.30 2123
11 e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 ..

구재희 04.12.30 1162
10 e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망

the studying electronics and the prospect of the specialist 개요 : ● 휴대폰 또는 ..

구재희 04.12.30 1609
9 e2l-접적회로-저전력설계 및 최적화

the design and implementation of multimedia DSP, with particular focus on the archi..

구재희 06.12.21 754
8 e2l-접적회로-Basic theory and Application of PLL

영문제목 : Basic theory and Application of PLL 개요 : 키워드 : PLL, VCO, Clock..

구재희 05.09.07 724
7 e2l-접적회로-컴퓨터이용설계의 기초

the courseThis course covers basics of CAD (Computer-Aided Design) for electronic c..

구재희 05.01.05 735
1 2
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 Synthesis of CFET Standard Cells Utilizing Backside Interconnects To..

김태환 26.01.17 7
참여교수 성과 - 논문 Advanced Standard Cell Synthesis Balancing FEOL and BEOL Resource Us..

김태환 26.01.17 6
참여교수 성과 - 논문 Synthesis of Standard Cells of Minimum Delay

김태환 26.01.17 7
참여교수 성과 - 논문 CNN Accelerator Performance Dependence on Loop Tiling and the Optimu..

박성정 26.01.16 3
참여교수 성과 - 특허 IMAGE SENSOR AND METHOD FOR FABRICATING the SAME

IMAGE SENSOR AND METHOD FOR FABRICATING the SAME

김기현 26.01.16 5
참여교수 성과 - 논문 Effect of Channel Width (Wc) on the Memory Performance in Single-Tra..

김기현 26.01.15 1
참여교수 성과 - 특허 LOW POWER FLIP-FLOP AND INTEGRATED CIRCUIT INCLUDING the SAME

LOW POWER FLIP-FLOP AND INTEGRATED CIRCUIT INCLUDING the SAME

공배선 26.01.15 8
참여교수 성과 - 특허 CURRENT OFFSET DETECTION AMPLIFIER CIRCUIT FOR PUF BASED ON MAGNETOR..

CURRENT OFFSET DETECTION AMPLIFIER CIRCUIT FOR PUF BASED ON MAGNETORESISTIVE RANDOM..

정성욱 26.01.15 2
참여교수 성과 - 특허 DUAL MODE INVERTER-BASED WRITE TERMINATION CIRCUIT, METHOD theREOF, ..

DUAL MODE INVERTER-BASED WRITE TERMINATION CIRCUIT, METHOD theREOF, AND DEVICES HAV..

정성욱 26.01.15 0
참여교수 성과 - 논문 Circuit-Centric Genetic Algorithm for the Optimization of a Radio-Fr..

송익현 26.01.14 2
참여교수 성과 - 특허 NEGATIVE VOLTAGE GENERATOR AND MEMORY DEVICE INCLUDING the SAME

NEGATIVE VOLTAGE GENERATOR AND MEMORY DEVICE INCLUDING the SAME

윤홍일 26.01.13 10
참여교수 성과 - 특허 NEGATIVE VOLTAGE GENERATOR AND MEMORY DEVICE INCLUDING the SAME

NEGATIVE VOLTAGE GENERATOR AND MEMORY DEVICE INCLUDING the SAME

윤홍일 26.01.13 5
참여교수 성과 - 특허 Memory Device Including In-Memory Operation Circuit and Operating Me..

the plurality of bit cells includes a first transistor having one end connected to ..

정윤영 26.01.13 22
참여교수 성과 - 특허 Memory Device Including In-Memory Operation Circuit and Operating Me..

.

정윤영 26.01.13 12
참여교수 성과 - 특허 Memory Device Including In-Memory Operation Circuit and Operating Me..

the plurality of bit cells (BC) includes a first transistor (Wtr) having one end co..

정윤영 26.01.13 15
참여교수 성과 - 특허 Memory Device Including In-Memory Operation Circuit and Operating Me..

.

정윤영 26.01.13 15
참여교수 성과 - 특허 4T TCAM Cell Utilizing Dual-Gate Transistors, 4T TCAM Cell Array, an..

the 4T TCAM cell. the 4T TCAM cell is connected to one word line, one match line, a..

정윤영 26.01.13 13
참여교수 성과 - 특허 2T DRAM Cell with Asymmetric Parasitic Capacitor and 2T DRAM Cell Ar..

the asymmetric parasitic capacitor to a read transistor constituting the 2T DRAM ce..

정윤영 26.01.13 19
참여교수 성과 - 특허 Semiconductor Devices

the first gate electrode, a charge trapping pattern on the tunnel insulating patter..

정윤영 26.01.13 20
참여교수 성과 - 특허 Display Panel, Electronic Apparatus Including the Same, and Manufact..

.

정윤영 26.01.13 21
1 2 3 4 5 6 7 8 9 10 ▶ 72