VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 22 | (2025) Cell-Based Chip Design Flow_Day1 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 21 | Standard Cell Based Design (RTL-to-GDSII) | 박희천 조교수(UNIST) | 2025.01.20 |
| 20 | [IDEC 제작강좌] Full Custom Layout Design (PEX) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 19 | [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 18 | (2021) AMBA AXI와 AXI-Stream 설계와 검증 | 기안도 겸직교수(KAIST) | 2021.05.11 |
| 17 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 | 손병복 연구소장 (주)아이즈비 | 2020.03.24 |
| 16 | Verilog 설계 언어 초급 | 송재훈 대표이사 INNOTIO(주) | 2020.03.24 |
| 15 | 파워반도체 소자 핵심이론 | 강혜민/박사/Cambridge University | 2019.12.19 |
| 14 | Verilog 기초 및 Digital 설계 | 조경순/교수/한국외국어대학교 | 2019.09.25 |
| 13 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2018.11.02 |
| 12 | Verilog HDL 이론 및 응용 | 이찬호/교수/숭실대학교 | 2018.10.30 |
| 11 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2017.11.30 |
| 10 | (2017)기가비트 이더넷제어기 설계와 응용설계 | 기안도 소장 (주)다이나릿시스템 | 2017.02.15 |
| 9 | Mobile transceiver RFIC 설계 | 문현원 교수 대구대학교 | 2016.12.16 |
| 8 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO | 2016.12.13 |
| 7 | 고성능 TI SAR ADC설계를 위한 이론 및 실습 | 홍혁기 박사(전자정보연구소) | 2016.07.27 |
| 6 | (2016)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2016.06.16 |
| 5 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 4 | RTOS 지원 시스템 설계와 RTOS 이식 | 기안도 소장 (다이나릿시스템) | 2016.02.24 |
| 3 | Verilog 설계언어 초·중급 | 송재훈 대표이사 INNOTIO | 2015.10.15 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | (2014)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2014.10.31 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 4 | Protocol Transducer Synthesis using Divide and Conquer Approach | 구재희 | 07.04.25 | 72 |
| 3 | Gigabit Ethernet Switch/Router의 설계 및 구현 | 구재희 | 02.05.09 | 153 |
| 2 | Synopsys Chip Synthesis 교육 | 구재희 | 01.04.13 | 736 |
| 1 | Synopsys Tool 교육(VCS & Chip Synthesis) | 구재희 | 00.06.02 | 1239 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1424 |
[답변] Cadence ADEL simulation convergence error 질문
the Spectre simulator's default settings do not suit your needs. This section tells.. |
조인신 | 20.09.25 | 50 |
| 1423 |
Synopsys scl license error 문의
these reports on10:37:56 (lmgrd) schedule and can be used to track license10:37:56 .. |
최성림 | 20.09.21 | 86 |
| 1422 |
[답변] Synopsys scl license error 문의
these reports on10:37:56 (lmgrd) schedule and can be used to track license10:37:56 .. |
조인신 | 20.09.21 | 174 |
| 1421 |
I/O Ring 구성시 DRC에 대한 질문입니다.
the same RX) must touch SBLK, different net. 위의 에러들이 어디서 발생했는.. |
백경호 | 20.09.21 | 140 |
| 1420 |
[답변] I/O Ring 구성시 DRC에 대한 질문입니다.
the same RX) must touch SBLK, different net. 위의 에러들이 어디서 발생했는.. |
선혜승 | 20.09.21 | 402 |
| 1419 |
Synopsys Sentaurus sdevice error 문의
the file 'directory~~/@node@_des_min_des_tdr' cannot be displayed; file seems to be.. |
양주원 | 20.09.14 | 27 |
| 1418 |
[답변] Synopsys Sentaurus sdevice error 문의
the file 'directory~~/@node@_des_min_des_tdr' cannot be displayed; file seems to be.. |
석은주 | 20.09.15 | 14 |
| 1417 |
[답변] Synopsys Sentaurus sdevice error 문의
the file 'directory~~/@node@_des_min_des_tdr' cannot be displayed; file seems to be.. |
석은주 | 20.09.22 | 54 |
| 1416 |
Hierarchical synthesis 관련
thesis를 통해 bottom-up 방식으로 디자인을 구성하는 중입니다. 디자인이 커서 그런지 .. |
문승식 | 20.09.12 | 55 |
| 1415 |
[답변] Hierarchical synthesis 관련
thesis를 통해 bottom-up 방식으로 디자인을 구성하는 중입니다. 디자인이 커서 그런지 .. |
선혜승 | 20.09.14 | 20 |
| 1414 |
[답변] Hierarchical synthesis 관련
thesis를 하는 과정에서 FF cell의 transition time이 매우 크게 나오는 경우가 있는데, .. |
문승식 | 20.09.14 | 12 |
| 1413 |
[답변] Hierarchical synthesis 관련
thesis를 하는 과정에서 FF cell의 transition time이 매우 크게 나오는 경우가 있는데, .. |
선혜승 | 20.09.14 | 19 |
| 1412 |
[답변] Hierarchical synthesis 관련
thesis를 하는 과정에서 FF cell의 transition time이 매우 크게 나오는 경우가 있는데, .. |
문승식 | 20.09.14 | 70 |
| 1411 |
삼성65nm waive ESD관련 DRC 에러 해결 방법 및 waive 가능여부
ther: n+ satisfying ESD01a and p+ satisfying ESD01b OR n+ touching nfet gate that s.. |
김현중 | 20.09.11 | 45 |
| 1410 |
[답변] 삼성65nm waive ESD관련 DRC 에러 해결 방법 및 waive 가능여부
ther: n+ satisfying ESD01a and p+ satisfying ESD01b OR n+ touching nfet gate that s.. |
선혜승 | 20.09.11 | 89 |
| 1409 |
CentOS7 Mentor calibre 설치 중 오류 발생
the Mentor Install program that contains the Java Runtime Environment. Error: no '.. |
이상국 | 20.09.06 | 63 |
| 1408 |
[답변] CentOS7 Mentor calibre 설치 중 오류 발생
the Mentor Install program that contains the Java Runtime Environment. Error: no '.. |
조인신 | 20.09.07 | 27 |
| 1407 |
[답변] CentOS7 Mentor calibre 설치 중 오류 발생
the Mentor Install program that contains the Java Runtime Environment. Error: no '.. |
이상국 | 20.09.07 | 17 |
| 1406 |
[답변] CentOS7 Mentor calibre 설치 중 오류 발생
the Mentor Install program that contains the Java Runtime Environment. Error: no '.. |
조인신 | 20.09.08 | 73 |
| 1405 |
[답변] error message 관련 문의
the value of variable 이러한 문구들이 나옵니다. warning 문구는 variable 뒤.. |
조인신 | 20.09.04 | 33 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 26 |
e2l-반도체공학-집적회로 설계 기술: 반도체 CAD
thesis 키워드 : Time-to-market, 설계 재사용, ECAD, 합성, 검증, 시뮬레이션, SPICE,.. |
구재희 | 04.12.30 | 1360 |
| 25 |
e2l-디지털시스템-소프트웨어 래디오 설계 방법론
the considerations in the design of a reconfigurable signal-processing platform for.. |
구재희 | 06.12.21 | 842 |
| 24 |
e2l-디지털시스템-SoC 설계 자동화
thesis, software synthesis, low power systems design, real-time systems design, and.. |
구재희 | 06.05.22 | 1019 |
| 23 |
e2l-디지털시스템-VHDL 을 이용한 고급 디지털 시스템 설계 (영어 강의)
the design of digital logic circuits that are complex because they are extremely la.. |
구재희 | 05.09.20 | 884 |
| 22 |
e2l-디지털시스템-Verilog 을 이용한 고급 디지털 시스템 설계 (영어 강의)
the design of digital logic circuits that are complex because they are extremely la.. |
구재희 | 05.09.20 | 1276 |
| 21 |
e2l-디지털시스템-컴퓨터 설계
the set of labs to be used with this course. Finally, the "Labmaterials" directory.. |
구재희 | 05.09.20 | 932 |
| 20 |
e2l-디지털시스템-컴퓨터 구조
the inner workings of microprocessors and the ability to analyze and build digital .. |
구재희 | 05.09.16 | 786 |
| 19 |
e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용
thesizer |
구재희 | 06.06.13 | 1274 |
| 18 |
e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용
영문제목 : the Principle of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기,.. |
구재희 | 06.06.13 | 1264 |
| 17 |
e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계
the base & RF Amplifier circuit Analysis and Design 개요 : 키워드 : S-paramete.. |
구재희 | 06.06.13 | 1261 |
| 16 |
e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망
the studying electronics and the prospect of the specialist 개요 : 키워드 : 전.. |
구재희 | 06.06.13 | 1092 |
| 15 |
e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용
영문제목 : the Principle of D/A Conversion 개요 : 키워드 : D/A |
구재희 | 05.09.07 | 1079 |
| 14 |
e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계
the base & RF Amplifier circuit Analysis and Design 개요 : ● RF 증폭기가 필요한 .. |
구재희 | 04.12.30 | 1957 |
| 13 |
e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용
thesizer |
구재희 | 04.12.30 | 1343 |
| 12 |
e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용
영문제목 : the Principle of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전.. |
구재희 | 04.12.30 | 2123 |
| 11 |
e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용
영문제목 : the Principle of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 .. |
구재희 | 04.12.30 | 1162 |
| 10 |
e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망
the studying electronics and the prospect of the specialist 개요 : ● 휴대폰 또는 .. |
구재희 | 04.12.30 | 1609 |
| 9 |
e2l-접적회로-저전력설계 및 최적화
the design and implementation of multimedia DSP, with particular focus on the archi.. |
구재희 | 06.12.21 | 754 |
| 8 |
e2l-접적회로-Basic theory and Application of PLL
영문제목 : Basic theory and Application of PLL 개요 : 키워드 : PLL, VCO, Clock.. |
구재희 | 05.09.07 | 724 |
| 7 |
e2l-접적회로-컴퓨터이용설계의 기초
the courseThis course covers basics of CAD (Computer-Aided Design) for electronic c.. |
구재희 | 05.01.05 | 735 |
1
2