VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 22 | (2025) Cell-Based Chip Design Flow_Day1 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 21 | Standard Cell Based Design (RTL-to-GDSII) | 박희천 조교수(UNIST) | 2025.01.20 |
| 20 | [IDEC 제작강좌] Full Custom Layout Design (PEX) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 19 | [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 18 | (2021) AMBA AXI와 AXI-Stream 설계와 검증 | 기안도 겸직교수(KAIST) | 2021.05.11 |
| 17 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 | 손병복 연구소장 (주)아이즈비 | 2020.03.24 |
| 16 | Verilog 설계 언어 초급 | 송재훈 대표이사 INNOTIO(주) | 2020.03.24 |
| 15 | 파워반도체 소자 핵심이론 | 강혜민/박사/Cambridge University | 2019.12.19 |
| 14 | Verilog 기초 및 Digital 설계 | 조경순/교수/한국외국어대학교 | 2019.09.25 |
| 13 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2018.11.02 |
| 12 | Verilog HDL 이론 및 응용 | 이찬호/교수/숭실대학교 | 2018.10.30 |
| 11 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2017.11.30 |
| 10 | (2017)기가비트 이더넷제어기 설계와 응용설계 | 기안도 소장 (주)다이나릿시스템 | 2017.02.15 |
| 9 | Mobile transceiver RFIC 설계 | 문현원 교수 대구대학교 | 2016.12.16 |
| 8 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO | 2016.12.13 |
| 7 | 고성능 TI SAR ADC설계를 위한 이론 및 실습 | 홍혁기 박사(전자정보연구소) | 2016.07.27 |
| 6 | (2016)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2016.06.16 |
| 5 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 4 | RTOS 지원 시스템 설계와 RTOS 이식 | 기안도 소장 (다이나릿시스템) | 2016.02.24 |
| 3 | Verilog 설계언어 초·중급 | 송재훈 대표이사 INNOTIO | 2015.10.15 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | (2014)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2014.10.31 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 4 | Protocol Transducer Synthesis using Divide and Conquer Approach | 구재희 | 07.04.25 | 72 |
| 3 | Gigabit Ethernet Switch/Router의 설계 및 구현 | 구재희 | 02.05.09 | 153 |
| 2 | Synopsys Chip Synthesis 교육 | 구재희 | 01.04.13 | 736 |
| 1 | Synopsys Tool 교육(VCS & Chip Synthesis) | 구재희 | 00.06.02 | 1239 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3404 |
[답변] Sentaurus TCAD 예제 파일 관련 문의드립니다.
thermal excitation에 의해 다시 valence band로 방출되는 과정을 구현한 예제. 3... |
정재희 | 25.07.31 | 12 |
| 3403 |
[답변] Sentaurus TCAD 예제 파일 관련 문의드립니다.
thermal excitation에 의해 다시 valence band로 방출되는 과정을 구현한 예제. 3... |
정재희 | 25.07.14 | 30 |
| 3402 |
[Calibre RHEL 7 환경변수 관련 문의]
the RHEL 7// operating system is extremely limited with the Calibre 2025.1-2025.2 r.. |
강희재 | 25.07.11 | 37 |
| 3401 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
the RHEL 7// operating system is extremely limited with the Calibre 2025.1-2025.2 r.. |
조인신 | 25.07.11 | 10 |
| 3400 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
the RHEL 7// operating system is extremely limited with the Calibre 2025.1-2025.2 r.. |
강희재 | 25.07.11 | 14 |
| 3399 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
the RHEL 7// operating system is extremely limited with the Calibre 2025.1-2025.2 r.. |
조인신 | 25.07.11 | 11 |
| 3398 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
the RHEL 7// operating system is extremely limited with the Calibre 2025.1-2025.2 r.. |
강희재 | 25.07.11 | 17 |
| 3397 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
the RHEL 7// operating system is extremely limited with the Calibre 2025.1-2025.2 r.. |
선혜승 | 25.07.11 | 65 |
| 3396 |
[답변] DB180nm PAD routing 및 .tdf 관련 문의
답변 감사드립니다. 도와주신 덕분에 synopsys license 어제 재발급 이후 많은 진행을 .. |
정현수 | 25.07.12 | 16 |
| 3395 |
[답변] DB180nm PAD routing 및 .tdf 관련 문의
IDEC 선혜승입니다 io 셀의 구조를 첨부에 넣어놓았습니다.. |
선혜승 | 25.07.12 | 43 |
| 3394 |
[답변] IO PAD 관련
then 으로 교체 됩니다. (ICC2 는 팬텀셀 입니다.) IO 패드에서 Core 방향으로 연.. |
김연태 | 25.07.11 | 59 |
| 3393 |
[답변] Digital lvs Merge 후 LVS 질문
the end of a spi file 4. add "DVDD DVSS" to the port lists of the TOP module 감사.. |
김영식 | 25.07.09 | 26 |
| 3392 |
[답변] Digital lvs Merge 후 LVS 질문
the end of a spi file 4. add "DVDD DVSS" to the port lists of the TOP module 감사.. |
선혜승 | 25.07.09 | 22 |
| 3391 |
[답변] Digital lvs Merge 후 LVS 질문
the end of a spi file 4. add "DVDD DVSS" to the port lists of the TOP module 감사.. |
ISHDORJ BAYARTULGA | 25.07.11 | 14 |
| 3390 |
[답변] Digital lvs Merge 후 LVS 질문
the end of a spi file 4. add "DVDD DVSS" to the port lists of the TOP module 감사.. |
선혜승 | 25.07.11 | 26 |
| 3389 |
[답변] Digital lvs Merge 후 LVS 질문
the end of a spi file 4. add "DVDD DVSS" to the port lists of the TOP module 감사.. |
ISHDORJ BAYARTULGA | 25.07.11 | 133 |
| 3388 |
[SS28-2501] Virtuoso 열림 에러
the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' command to check .. |
ISHDORJ BAYARTULGA | 25.07.04 | 32 |
| 3387 |
[답변] [SS28-2501] Virtuoso 열림 에러
the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' command to check .. |
선혜승 | 25.07.04 | 35 |
| 3386 |
[답변] [SS28-2501] Virtuoso 열림 에러
the 'Cadence(R) Design Framework II' license. Run 'lmstat -f 111' command to check .. |
ISHDORJ BAYARTULGA | 25.07.04 | 79 |
| 3385 |
DB180nm PAD Phantom Cell 관련 문의드립니다.
thesis 중심으로 의도한 것인지 궁금합니다. 현재 PAD의 Phantom Cell을 layout.. |
정현수 | 25.07.03 | 31 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 6 |
e2l-접적회로-CAD 및 컴퓨터시스템 특론
thesis 시스템을 구축하기 위한 방법론에 대하여 연구한다. 이를 위해 design automation.. |
구재희 | 05.01.05 | 790 |
| 5 |
e2l-접적회로-Basic theory and Application of PLL
영문제목 : Basic theory and Application of PLL 개요 : ● CMOS A/D 변환기의 기능과 .. |
구재희 | 04.12.30 | 786 |
| 4 |
e2l-통신 및 신호처리-Fourier변환과 Laplace변환
their applications to circuit analysis 개요 : 전자회로1을 수강하는 학생을 대상으.. |
구재희 | 06.07.18 | 768 |
| 3 |
e2l-초고주파 회로-CMOS RF
thesizer |
구재희 | 05.01.11 | 970 |
| 2 |
e2l-초고주파 회로-RF-IC
thesizer |
구재희 | 05.01.05 | 788 |
| 1 |
e2l-초고주파 회로-RF IC공학
thesizer, wireless |
구재희 | 05.01.05 | 909 |
1
2