Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
22 (2025) Cell-Based Chip Design Flow_Day1 김연태,선혜승/연구원/IDEC 2025.12.30
21 Standard Cell Based Design (RTL-to-GDSII) 박희천 조교수(UNIST) 2025.01.20
20 [IDEC 제작강좌] Full Custom Layout Design (PEX) 정용운/조교수/세종대학교 2024.10.23
19 [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) 정용운/조교수/세종대학교 2024.10.23
18 (2021) AMBA AXI와 AXI-Stream 설계와 검증 기안도 겸직교수(KAIST) 2021.05.11
17 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 손병복 연구소장 (주)아이즈비 2020.03.24
16 Verilog 설계 언어 초급 송재훈 대표이사 INNOTIO(주) 2020.03.24
15 파워반도체 소자 핵심이론 강혜민/박사/Cambridge University 2019.12.19
14 Verilog 기초 및 Digital 설계 조경순/교수/한국외국어대학교 2019.09.25
13 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2018.11.02
12 Verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
11 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO(주) 2017.11.30
10 (2017)기가비트 이더넷제어기 설계와 응용설계 기안도 소장 (주)다이나릿시스템 2017.02.15
9 Mobile transceiver RFIC 설계 문현원 교수 대구대학교 2016.12.16
8 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO 2016.12.13
7 고성능 TI SAR ADC설계를 위한 이론 및 실습 홍혁기 박사(전자정보연구소) 2016.07.27
6 (2016)CPU-GPU Heterogeneous Computing 장병현 교수(the University of Mississippi) 2016.06.16
5 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
4 RTOS 지원 시스템 설계와 RTOS 이식 기안도 소장 (다이나릿시스템) 2016.02.24
3 Verilog 설계언어 초·중급 송재훈 대표이사 INNOTIO 2015.10.15
2 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
1 (2014)CPU-GPU Heterogeneous Computing 장병현 교수(the University of Mississippi) 2014.10.31
교육자료
  제목 작성자 작성일 조회
4 Protocol Transducer Synthesis using Divide and Conquer Approach 구재희 07.04.25 72
3 Gigabit Ethernet Switch/Router의 설계 및 구현 구재희 02.05.09 153
2 Synopsys Chip Synthesis 교육 구재희 01.04.13 736
1 Synopsys Tool 교육(VCS & Chip Synthesis) 구재희 00.06.02 1239
질문/답변
  제목 작성자 작성일 조회
424 [답변] [답변] [답변] [답변] AMS관련 질문드립니다

the form to Structural View Names and change the view name in the Functional field..

신종윤 17.08.24 2
423 [답변] [답변] [답변] [답변] [답변] AMS관련 질문드립니다

the form to Structural View Names and change the view name in the Functional field..

조인신 17.08.24 4
422 [답변] [답변] [답변] [답변] [답변] [답변] AMS관련 질문드립니다

the form to Structural View Names and change the view name in the Functional field..

신종윤 17.08.24 4
421 [답변] [답변] [답변] [답변] [답변] [답변] [답변] AMS관련 질문드립니다

the form to Structural View Names and change the view name in the Functional field..

조인신 17.08.24 17
420 [답변] Sdevice Interface Trap 설정 문의

the first geometry ! Exit due to failure !   부탁드리겠습니다. 감사합니다...

조인신 17.08.22 20
419 Sdevice Interface Trap 설정 문의

the first geometry ! Exit due to failure !   부탁드리겠습니다. 감사합니다...

이승욱 17.08.22 31
418 [답변] sentaurus sde 관련 질문입니다.

the third dimension of 1um. 라고 되어 있습니다. 위에 언급한 파일은 /sentaurus설치..

조인신 17.08.09 8
417 [답변] [답변] sentaurus sde 관련 질문입니다.

the third dimension of 1um. 라고 되어 있습니다. 위에 언급한 파일은 /sentaurus설치..

이주찬 17.08.09 5
416 [답변] [답변] [답변] sentaurus sde 관련 질문입니다.

the third dimension of 1um. 라고 되어 있습니다. 위에 언급한 파일은 /sentaurus설치..

조인신 17.08.09 18
415 [답변] 문의 드립니다.

the Cadence(R) Design Framework II license feature of "111".   어떤 이유로 ..

조인신 17.07.31 11
414 문의 드립니다.

the Cadence(R) Design Framework II license feature of "111".   어떤 이유로 ..

정현민 17.07.31 7
413 [답변] Cadence license 관련 문의드립니다.

the 'OASIS Direct' feature failed. For proper check-out: [1] Check your license fil..

조인신 17.07.31 33
412 [이상국] Cadence license 관련 문의드립니다.

the 'OASIS Direct' feature failed. For proper check-out: [1] Check your license fil..

노영석 17.07.28 21
411 [답변] Cadence OA_HOME 문제

the Cadence installation does notseem to have a valid default OA installation under..

조인신 17.07.31 53
410 [답변] Cadence OA_HOME 문제

the Cadence installation does notseem to have a valid default OA installation under..

선혜승 17.07.28 33
409 [답변] [답변] Cadence OA_HOME 문제

the Cadence installation does notseem to have a valid default OA installation under..

김민형 17.07.28 29
408 [답변] [답변] [답변] Cadence OA_HOME 문제

the Cadence installation does notseem to have a valid default OA installation under..

선혜승 17.07.28 81
407 Cadence OA_HOME 문제

the Cadence installation does notseem to have a valid default OA installation under..

김민형 17.07.27 55
406 [답변] synopsys design compiler 관련 문의드립니다.

the installation of Library Compiler. (LCSH-3) 이라는 에러 메시지가 나타납니다. &..

선혜승 17.07.24 122
405 synopsys design compiler 관련 문의드립니다.

the installation of Library Compiler. (LCSH-3) 이라는 에러 메시지가 나타납니다. &..

전성일 17.07.24 65
1 ◀ 161 162 163 164 165 166 167 168 169 170 ▶ 185
자료실
  제목 작성자 작성일 조회
26 e2l-반도체공학-집적회로 설계 기술: 반도체 CAD

thesis 키워드 : Time-to-market, 설계 재사용, ECAD, 합성, 검증, 시뮬레이션, SPICE,..

구재희 04.12.30 1360
25 e2l-디지털시스템-소프트웨어 래디오 설계 방법론

the considerations in the design of a reconfigurable signal-processing platform for..

구재희 06.12.21 842
24 e2l-디지털시스템-SoC 설계 자동화

thesis, software synthesis, low power systems design, real-time systems design, and..

구재희 06.05.22 1019
23 e2l-디지털시스템-VHDL 을 이용한 고급 디지털 시스템 설계 (영어 강의)

the design of digital logic circuits that are complex because they are extremely la..

구재희 05.09.20 884
22 e2l-디지털시스템-Verilog 을 이용한 고급 디지털 시스템 설계 (영어 강의)

the design of digital logic circuits that are complex because they are extremely la..

구재희 05.09.20 1276
21 e2l-디지털시스템-컴퓨터 설계

the set of labs to be used with this course. Finally, the "Labmaterials" directory..

구재희 05.09.20 932
20 e2l-디지털시스템-컴퓨터 구조

the inner workings of microprocessors and the ability to analyze and build digital ..

구재희 05.09.16 786
19 e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용

thesizer

구재희 06.06.13 1274
18 e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기,..

구재희 06.06.13 1264
17 e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계

the base & RF Amplifier circuit Analysis and Design 개요 : 키워드 : S-paramete..

구재희 06.06.13 1261
16 e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망

the studying electronics and the prospect of the specialist 개요 : 키워드 : 전..

구재희 06.06.13 1092
15 e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of D/A Conversion 개요 : 키워드 : D/A

구재희 05.09.07 1079
14 e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계

the base & RF Amplifier circuit Analysis and Design 개요 : ● RF 증폭기가 필요한 ..

구재희 04.12.30 1957
13 e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용

thesizer

구재희 04.12.30 1343
12 e2l-아날로그 회로-D/A 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전..

구재희 04.12.30 2123
11 e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용

영문제목 : the Principle of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 ..

구재희 04.12.30 1162
10 e2l-아날로그 회로-전자 회로란 무엇이고 공부할 필요성과 전자회로 전문가의 전망

the studying electronics and the prospect of the specialist 개요 : ● 휴대폰 또는 ..

구재희 04.12.30 1609
9 e2l-접적회로-저전력설계 및 최적화

the design and implementation of multimedia DSP, with particular focus on the archi..

구재희 06.12.21 754
8 e2l-접적회로-Basic theory and Application of PLL

영문제목 : Basic theory and Application of PLL 개요 : 키워드 : PLL, VCO, Clock..

구재희 05.09.07 724
7 e2l-접적회로-컴퓨터이용설계의 기초

the courseThis course covers basics of CAD (Computer-Aided Design) for electronic c..

구재희 05.01.05 735
1 2
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP 6Gbps injection locked CDR

thers Description This architecture is for the intra-panel interface. This i..

김철우 14.09.20 20
참여교수 성과 - IP 2.3GHz ~ 3GHz Fractional-N Synthesizer based on sub-sampling PLL

thesizer based on sub-sampling phase locked loop is fabricated in a 65 nm CMOS tech..

김철우 14.09.20 23
참여교수 성과 - IP A Rectifier for RF Energy Harvesting System

thers Description This RF rectifier uses the internal threshold voltage canc..

김철우 14.09.20 5
공지사항 2015년 정기 EDA Tool 수요조사 배분수량 공지 안내

IC Design Education Center(IDEC)        &nbs..

석은주 15.02.24 15825
참여교수 성과 - IP Spread spectrum clock generator based on sub-sampling phase locked l..

the loop filter after SS-PLL locked and for exact spreading ratio, current calibrat..

김철우 14.09.20 16
참여교수 성과 - IP Digitally controlled DC-DC buck converter with bang-bang control

thers Description A digitally controlled DC-DC buck converter with bang-bang..

김철우 14.09.20 9
참여교수 성과 - IP Self-Powered 30μW to 10mW Piezoelectric Energy Harvesting System wit..

thers Description Piezoelectric (PE) transducers are popular energy harveste..

김철우 14.09.20 15
참여교수 성과 - IP 18Gb/s transmitter

the speed limitation and lower power consumption. For the low power consumption, th..

김철우 14.09.20 20
참여교수 성과 - IP An MPPT technique for thermal energy harvesting

thers Description A boost converter for thermal energy harvesting is fabrica..

김철우 14.09.20 3
참여교수 성과 - IP Reduced Sample and Hold (S/H) count 100MS/s 10-bit Pipeline Analog-t..

the proposed architecture, 4 capacitors are rearranged such a way that the input is..

김철우 14.09.20 20
참여교수 성과 - IP 5.12GHz injection-locked phase locked loop

the number of stages. And ILPLL is the conventional one. For the stable bandwidth o..

김철우 14.09.20 12
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

there are two paths, proportional path and integral path to generate high quality c..

김철우 14.09.20 17
참여교수 성과 - IP 2.7GHz Sub-sampling phase locked loop

the phase error and charge pump compensates it. Because the divider is included in ..

김철우 14.09.20 19
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

the most popular technique for producing real-time 3D graphics. Recently as resolut..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Design Award1팀..

구재희 14.10.20 26913
참여교수 성과 - IP 256bit MTP

the analog circuit by PMIC designer and also provide extra user memory which can be..

김영희 14.09.17 277
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
구인/구직 (채용) Synopsys Korea 인재채용-2016.08.16

thesis 관련 업무 전문가          &nbs..

석은주 16.08.16 9863
구인/구직 (채용) Synopsys Korea 인재채용

thesis 또는 place and route 관련 경력   - Synopsys 제품 경험자 우대 ..

석은주 16.05.16 9201
구인/구직 [채용공고] (주)지에스인스트루먼트 아날로그 ASIC 설계 (신입/경력, 11/..

인재 모집 공고 (주)지에스인스트루먼트 ..

석은주 15.11.05 6397
1 ◀ 71 72