VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 22 | (2025) Cell-Based Chip Design Flow_Day1 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 21 | Standard Cell Based Design (RTL-to-GDSII) | 박희천 조교수(UNIST) | 2025.01.20 |
| 20 | [IDEC 제작강좌] Full Custom Layout Design (PEX) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 19 | [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 18 | (2021) AMBA AXI와 AXI-Stream 설계와 검증 | 기안도 겸직교수(KAIST) | 2021.05.11 |
| 17 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 | 손병복 연구소장 (주)아이즈비 | 2020.03.24 |
| 16 | Verilog 설계 언어 초급 | 송재훈 대표이사 INNOTIO(주) | 2020.03.24 |
| 15 | 파워반도체 소자 핵심이론 | 강혜민/박사/Cambridge University | 2019.12.19 |
| 14 | Verilog 기초 및 Digital 설계 | 조경순/교수/한국외국어대학교 | 2019.09.25 |
| 13 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2018.11.02 |
| 12 | Verilog HDL 이론 및 응용 | 이찬호/교수/숭실대학교 | 2018.10.30 |
| 11 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2017.11.30 |
| 10 | (2017)기가비트 이더넷제어기 설계와 응용설계 | 기안도 소장 (주)다이나릿시스템 | 2017.02.15 |
| 9 | Mobile transceiver RFIC 설계 | 문현원 교수 대구대학교 | 2016.12.16 |
| 8 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO | 2016.12.13 |
| 7 | 고성능 TI SAR ADC설계를 위한 이론 및 실습 | 홍혁기 박사(전자정보연구소) | 2016.07.27 |
| 6 | (2016)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2016.06.16 |
| 5 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 4 | RTOS 지원 시스템 설계와 RTOS 이식 | 기안도 소장 (다이나릿시스템) | 2016.02.24 |
| 3 | Verilog 설계언어 초·중급 | 송재훈 대표이사 INNOTIO | 2015.10.15 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | (2014)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2014.10.31 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 4 | Protocol Transducer Synthesis using Divide and Conquer Approach | 구재희 | 07.04.25 | 72 |
| 3 | Gigabit Ethernet Switch/Router의 설계 및 구현 | 구재희 | 02.05.09 | 153 |
| 2 | Synopsys Chip Synthesis 교육 | 구재희 | 01.04.13 | 736 |
| 1 | Synopsys Tool 교육(VCS & Chip Synthesis) | 구재희 | 00.06.02 | 1239 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3224 |
Simulation of thermal Effect in Macro Models 관련 문의입니다(Hspice)
thermal simulation할 때 에러 떴습니다. **error** (6t_sram.sp:20) Undefined p.. |
huangrenjun | 25.02.19 | 22 |
| 3223 |
[답변] Simulation of thermal Effect in Macro Models 관련 문의입니다(Hspice)
thermal simulation할 때 에러 떴습니다. **error** (6t_sram.sp:20) Undefined p.. |
조인신 | 25.02.20 | 14 |
| 3222 |
CDB to OA conversion 관련하여 질문드립니다.
the file exists and that you have permission to access it. WARNING (CDBOA-417): .. |
양승록 | 25.02.18 | 14 |
| 3221 |
[답변] CDB to OA conversion 관련하여 질문드립니다.
the file exists and that you have permission to access it. WARNING (CDBOA-417): .. |
조인신 | 25.02.18 | 13 |
| 3220 |
[답변] CDB to OA conversion 관련하여 질문드립니다.
the file exists and that you have permission to access it. WARNING (CDBOA-417): .. |
양승록 | 25.02.20 | 10 |
| 3219 |
DB 제출 체크리스트 및 에러사유서 제출
안녕하세요 강원대학교 박사과정 김현준입니다. 다름이 아니라 저희가 이제 DB.. |
김현준 | 25.02.07 | 32 |
| 3218 |
[답변] DB 제출 체크리스트 및 에러사유서 제출
안녕하세요. IDEC 조인신입니다. 에러 사유서는 아래 페이지에서 다운.. |
조인신 | 25.02.07 | 91 |
| 3217 |
클라우드 서버 라이센스 관련
안녕하세요. 연세대 한건희 교수님 연구실 학생 김태형입니다. 삼성 28nm fd-so.. |
김태형 | 25.02.06 | 27 |
| 3216 |
[답변] 클라우드 서버 라이센스 관련
안녕하세요 등록된 HOSTNAME이 잘못 되었습니다. 다시 한번 확인 하시고 등록해.. |
관리자 | 25.02.06 | 53 |
| 3215 |
ICC2 tap & boundary cell issue
the path but it is giving the error shown in below image. set BOUNDCELL /SF28_dk/S.. |
변경수 | 25.02.05 | 38 |
| 3214 |
[답변] ICC2 tap & boundary cell issue
the path but it is giving the error shown in below image. set BOUNDCELL /SF28_dk/S.. |
김연태 | 25.02.05 | 51 |
| 3213 |
[SF28-2402] Dummy fill tiles_BE 관련 질문
안녕하세요 고려대학교 김철우교수님 연구실 이우진 연구원입니다. 다름.. |
이우진 | 25.02.04 | 50 |
| 3212 |
[답변] [SF28-2402] Dummy fill tiles_BE 관련 질문
안녕하세요. IDEC 조인신입니다. Smartfill 을 진행하면 MERGED_.. |
조인신 | 25.02.05 | 18 |
| 3211 |
[답변] [SF28-2402] Dummy fill tiles_BE 관련 질문
감사합니다. 끝까지 기다리지 않아서 생긴 이슈였습니다. 해결됐습니다. .. |
이우진 | 25.02.05 | 72 |
| 3210 |
DRC error related to OUTLINE rf layer
the output of the transformer should be in IA layer. However, there is a DRC error.. |
윤태열 | 25.02.03 | 36 |
| 3209 |
[답변] DRC error related to OUTLINE rf layer
the output of the transformer should be in IA layer. However, there is a DRC error.. |
조인신 | 25.02.04 | 10 |
| 3208 |
[답변] DRC error related to OUTLINE rf layer
the DRC error GRRFIND900_IA is in the DRC waive list. https://www.idec.or.kr/IDEC_.. |
윤태열 | 25.02.04 | 5 |
| 3207 |
[답변] DRC error related to OUTLINE rf layer
the DRC error GRRFIND900_IA is in the DRC waive list. https://www.idec.or.kr/IDEC_.. |
조인신 | 25.02.04 | 49 |
| 3206 |
virtuoso core dumped 현상 관련 문의
the cellview with the recovered data: cellview = dbOpenPanicCellView("SWJ_SAR" ".MC.. |
송우진 | 25.02.02 | 25 |
| 3205 |
[답변] virtuoso core dumped 현상 관련 문의
the cellview with the recovered data: cellview = dbOpenPanicCellView("SWJ_SAR" ".MC.. |
조인신 | 25.02.03 | 43 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 6 |
e2l-접적회로-CAD 및 컴퓨터시스템 특론
thesis 시스템을 구축하기 위한 방법론에 대하여 연구한다. 이를 위해 design automation.. |
구재희 | 05.01.05 | 790 |
| 5 |
e2l-접적회로-Basic theory and Application of PLL
영문제목 : Basic theory and Application of PLL 개요 : ● CMOS A/D 변환기의 기능과 .. |
구재희 | 04.12.30 | 786 |
| 4 |
e2l-통신 및 신호처리-Fourier변환과 Laplace변환
their applications to circuit analysis 개요 : 전자회로1을 수강하는 학생을 대상으.. |
구재희 | 06.07.18 | 768 |
| 3 |
e2l-초고주파 회로-CMOS RF
thesizer |
구재희 | 05.01.11 | 970 |
| 2 |
e2l-초고주파 회로-RF-IC
thesizer |
구재희 | 05.01.05 | 788 |
| 1 |
e2l-초고주파 회로-RF IC공학
thesizer, wireless |
구재희 | 05.01.05 | 909 |
1
2