
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 22 | (2025) Cell-Based Chip Design Flow_Day1 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 21 | Standard Cell Based Design (RTL-to-GDSII) | 박희천 조교수(UNIST) | 2025.01.20 |
| 20 | [IDEC 제작강좌] Full Custom Layout Design (PEX) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 19 | [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 18 | (2021) AMBA AXI와 AXI-Stream 설계와 검증 | 기안도 겸직교수(KAIST) | 2021.05.11 |
| 17 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 | 손병복 연구소장 (주)아이즈비 | 2020.03.24 |
| 16 | Verilog 설계 언어 초급 | 송재훈 대표이사 INNOTIO(주) | 2020.03.24 |
| 15 | 파워반도체 소자 핵심이론 | 강혜민/박사/Cambridge University | 2019.12.19 |
| 14 | Verilog 기초 및 Digital 설계 | 조경순/교수/한국외국어대학교 | 2019.09.25 |
| 13 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2018.11.02 |
| 12 | Verilog HDL 이론 및 응용 | 이찬호/교수/숭실대학교 | 2018.10.30 |
| 11 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2017.11.30 |
| 10 | (2017)기가비트 이더넷제어기 설계와 응용설계 | 기안도 소장 (주)다이나릿시스템 | 2017.02.15 |
| 9 | Mobile transceiver RFIC 설계 | 문현원 교수 대구대학교 | 2016.12.16 |
| 8 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO | 2016.12.13 |
| 7 | 고성능 TI SAR ADC설계를 위한 이론 및 실습 | 홍혁기 박사(전자정보연구소) | 2016.07.27 |
| 6 | (2016)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2016.06.16 |
| 5 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 4 | RTOS 지원 시스템 설계와 RTOS 이식 | 기안도 소장 (다이나릿시스템) | 2016.02.24 |
| 3 | Verilog 설계언어 초·중급 | 송재훈 대표이사 INNOTIO | 2015.10.15 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | (2014)CPU-GPU Heterogeneous Computing | 장병현 교수(the University of Mississippi) | 2014.10.31 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 4 | Protocol Transducer Synthesis using Divide and Conquer Approach | 구재희 | 07.04.25 | 72 |
| 3 | Gigabit Ethernet Switch/Router의 설계 및 구현 | 구재희 | 02.05.09 | 153 |
| 2 | Synopsys Chip Synthesis 교육 | 구재희 | 01.04.13 | 736 |
| 1 | Synopsys Tool 교육(VCS & Chip Synthesis) | 구재희 | 00.06.02 | 1239 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3024 |
라이선스 실행 에러 문의
안녕하세요, 부경대학교 우솔아 교수님 연구생 김수진입니다. 환경설정 후 source csden.. |
김수진 | 24.11.07 | 37 |
| 3023 |
[답변] 라이선스 실행 에러 문의
안녕하세요. IDEC 연구원 조인신입니다. 사용하고 있는 서버(esdc)에서 cadenc.. |
조인신 | 24.11.07 | 74 |
| 3022 |
[SS28 -2402] DRC and LVS configuration error
the error as follows : ERROR: Error ENV1 on line 202 of /home2/ss1602/pdk_an.. |
이종욱 | 24.11.05 | 35 |
| 3021 |
[답변] [SS28 -2402] DRC and LVS configuration error
the error as follows : ERROR: Error ENV1 on line 202 of /home2/ss1602/pdk_an.. |
김연태 | 24.11.05 | 70 |
| 3020 |
Can not open VCS
the synopsis tool is updated to 2020 version, when I run simulation, it only open V.. |
TRAN SANG | 24.11.05 | 22 |
| 3019 |
[답변] Can not open VCS
the synopsis tool is updated to 2020 version, when I run simulation, it only open V.. |
김연태 | 24.11.05 | 20 |
| 3018 |
[답변] Can not open VCS
the synopsis tool is updated to 2020 version, when I run simulation, it only open V.. |
TRAN SANG | 24.11.06 | 26 |
| 3017 |
Design Compiler, QuestaSim 실행 관련
the QuestaSim graphical user interface. Vsim is closing." 메세지가 표시되며 .. |
이유빈 | 24.11.05 | 38 |
| 3016 |
[답변] Design Compiler, QuestaSim 실행 관련
the QuestaSim graphical user interface. Vsim is closing." 메세지가 표시되며 .. |
조인신 | 24.11.05 | 68 |
| 3015 |
Extremely slow performance in SS28 server
the SS28 server is very slow, Its effected to virtuoso opening. So please take an a.. |
이종욱 | 24.11.05 | 22 |
| 3014 |
Virtuoso cannot be executed
the manual. But when I try to execute virtuoso, it produces following error messag.. |
이종복 | 24.10.29 | 28 |
| 3013 |
[답변] Virtuoso cannot be executed
the manual. But when I try to execute virtuoso, it produces following error messag.. |
조인신 | 24.10.30 | 17 |
| 3012 |
[답변] Sentaurus 문의드립니다.
the extracted quantities.Width must be specified in μm for 2D structures and &mu.. |
조인신 | 24.10.29 | 35 |
| 3011 |
Unusually slow performance on the SS28 server
the SS28 server . Specifically, it seems to be affecting Virtuoso opening.. |
이종욱 | 24.10.28 | 45 |
| 3010 |
Cadence Virtuoso simulation 관련 문의 드립니다.
the design with netlist: 0.0s ...successful. compose simulator input file... ..... |
박성준 | 24.10.28 | 57 |
| 3009 |
[답변] Cadence Virtuoso simulation 관련 문의 드립니다.
the design with netlist: 0.0s ...successful. compose simulator input file... ..... |
이종행 | 24.10.28 | 35 |
| 3008 |
[답변] Cadence Virtuoso simulation 관련 문의 드립니다.
the design with netlist: 0.0s ...successful. compose simulator input file... ..... |
박성준 | 24.10.29 | 97 |
| 3007 |
Urgent: Cadence Working Environment Licensing Issue on Server SS28
the Cadence working environment on server SS28 2402. It appears that the applicatio.. |
이종욱 | 24.10.26 | 106 |
| 3006 |
[답변] Urgent: Cadence Working Environment Licensing Issue on Server SS28
the problem, so please try again. Thanks, Cho. [이종욱]님의 글 =.. |
조인신 | 24.10.27 | 43 |
| 3005 |
[SS28-2402] Source synopsis does not work
the attached photo.Can you help me check it?Thanks & Best regards,Sang Tran |
TRAN SANG | 24.10.24 | 50 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 6 |
e2l-접적회로-CAD 및 컴퓨터시스템 특론
thesis 시스템을 구축하기 위한 방법론에 대하여 연구한다. 이를 위해 design automation.. |
구재희 | 05.01.05 | 790 |
| 5 |
e2l-접적회로-Basic theory and Application of PLL
영문제목 : Basic theory and Application of PLL 개요 : ● CMOS A/D 변환기의 기능과 .. |
구재희 | 04.12.30 | 786 |
| 4 |
e2l-통신 및 신호처리-Fourier변환과 Laplace변환
their applications to circuit analysis 개요 : 전자회로1을 수강하는 학생을 대상으.. |
구재희 | 06.07.18 | 768 |
| 3 |
e2l-초고주파 회로-CMOS RF
thesizer |
구재희 | 05.01.11 | 970 |
| 2 |
e2l-초고주파 회로-RF-IC
thesizer |
구재희 | 05.01.05 | 788 |
| 1 |
e2l-초고주파 회로-RF IC공학
thesizer, wireless |
구재희 | 05.01.05 | 909 |
1
2


