| 강의제목 | (2018)Xilinx ISE를 활용한 FPGA 설계 실습 | ||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 본센터 / 설계강좌 / 초급 / 이론+실습 | ||||||||||||||||||||||||||||||||||||||||||||
| 강의시간 | 10.6시간 | 열람기간 | 12일 | ||||||||||||||||||||||||||||||||||||||||||
| 이용료(일반) | 31,800원 | 이용료(학생) | 21,200원 | ||||||||||||||||||||||||||||||||||||||||||
|
[강의 개요] Xilinx ISE SW 이해를 기반으로 FPGA의 Architecture를 이해 실습을 하며, HDL 설계 실습을 통한 로직 설계 기반으로 디자인을 FPGA에 다운로드 하여 로직 검증 및 디버깅을 한다.
[사전지식, 선수과목] HDL(VHDL, Verilog) 기본 지식
♦ 당사 내부 규정상 강의자료 배포가 어려운 점 양해 바랍니다.
담당자 연락처
|
|||||||||||||||||||||||||||||||||||||||||||||
| 강의자료 | |||||||||||||||||||||||||||||||||||||||||||||
로그인 후 시청가능합니다.