| 강의제목 | VHDL을 이용한 16비트 마이크로프로세서 설계 | ||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 전남대 / 설계강좌 / 초급/중급 / 이론+실습 | ||||||||||||||||||||||||||||||||||||||||||
| 강의시간 | 11시간 | 열람기간 | 30일 | ||||||||||||||||||||||||||||||||||||||||
| 이용료(일반) | 무료 | 이용료(학생) | 무료 | ||||||||||||||||||||||||||||||||||||||||
|
개요 조합회로, 순차회로 그리고 FSM에 대한 VHDL 문법과 합성을 위한 코딩 방법을 학습한다. Xilinx의 Vivado (또는 ISE) 를 사용한 구현 및 테스트벤치작성, 시뮬레이션 방법을 학습한다. 응용과정으로 16비트 마이크로프로세서를 설계한다. 세부 교육 내용 - VHDL 문법 기초 - VHDL 합성을 위한 코딩 스타일 - Xilinx Vivado 또는 ISE 사용법 - Testbench 작성법 - FSM 합성을 위한 코딩 스타일 - Xilinx Coregen IP 사용법 - ISIM 시뮬레이션 방법 - 16 비트 마이크로 프로세서 기초 및 VHDL 코딩 교육환경 - 1인1PC, Xilinx ISE 또는 Vivado, ISIM, - FPGA Starter Kit 10대§§§ ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
|||||||||||||||||||||||||||||||||||||||||||
| 강의자료 |
IDEC강의_VHDL.zip |
||||||||||||||||||||||||||||||||||||||||||
보기의 아이콘을 클릭하면 바로 시청 가능합니다.