| 강의제목 | Power-aware DFT and BIST Design Methodology for SOC Testing | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 경북대 / 설계강좌 / 중급 / 이론 | |||||||||||||||||||||||||||
| 강의시간 | 4시간17분 | 열람기간 | 8일 | |||||||||||||||||||||||||
| 이용료(일반) | 무료 | 이용료(학생) | 무료 | |||||||||||||||||||||||||
강의개요1. Scan Design, ATPG, Logic BIST에 대한 이론 및 Issue사항에 대한 소개 사전지식전자공학(디지털 공학) 기본 이론 ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
||||||||||||||||||||||||||||
| 강의자료 |
IDEC-Power-aware DFT and BIST Design Methodology for SOC Testing (20190708)-V2.pdf |
|||||||||||||||||||||||||||
보기의 아이콘을 클릭하면 바로 시청 가능합니다.