Logo

회원가입로그인 ENGLISH naver youtube  
search 

강의제목 SingleCycle,MultiCycle,Pipelined CPU 설계 및 실습
구분 광운대 / 설계강좌 / 중급 / 이론+실습
강의시간 8.3시간 열람기간 14일
이용료(일반) 무료 이용료(학생) 무료
강의개요

1.CPU 설계 방법 소개
2.CPU용 verilog 코드 한줄씩 분석
3.CPU용 Verilog 코드 simulation 실습
4.CPU용 verilog코드 합성 실습

사전지식

Verilog기초, 논리회로

※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다

강의시간 강사(이름/직급/소속) 내용 보기조회수
1h 58m 심규현 강사(한성대학교) 1일차 오전수업 14
3h 18m 심규현 강사(한성대학교) 1일차 오후수업 5
1h 50m 심규현 강사(한성대학교) 2일차 오전수업 3
1h 13m 심규현 강사(한성대학교) 2일차 오후수업 4
담당자 연락처
강의자료

0_VOD용_강의자료.pdf

     보기의 아이콘을 클릭하면 바로 시청 가능합니다.