| 강의제목 |
(2024) Cell-Based Chip Design Front-End 교육
|
| 구분 |
본센터 /
설계강좌 / 초급 / 이론+실습 |
| 강의시간 |
9시간 |
열람기간 |
10일 |
| 이용료(일반) |
무료 |
이용료(학생) |
무료 |
강의개요
디지털 칩 설계 전체과정 중 Front-End 과정을 다루며, 초심자의 눈높이에 맞추어 이론과 실습을 진행합니다
사전지식
디지털 논리회로, Verilog Language
참고사항
2024년 2월 14일-16일 Cell-Based Chip Design 교육입니다.
※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
| 강의시간 |
강사(이름/직급/소속) |
내용 |
보기 | 조회수 |
| 1h 33m |
선혜승 교수(한국폴리텍대) |
- 14일 오전 강의(1)
○ IDEC MPW의 Digital Flow 소개
○ 실습 디자인 OVERVIEW |
 | 108 |
| 43m |
선혜승 교수(한국폴리텍대) |
- 14일 오전 강의(2)
○ IDEC MPW의 Digital Flow 소개
○ 실습 디자인 OVERVIEW |
 | 46 |
| 49m |
선혜승 교수(한국폴리텍대) |
- 14일 오후 강의(1)
○ Function Simulation : VCS, Verdi
○ Synthesis 기본 소개 및 주의사항(Design Compiler) |
 | 63 |
| 57m |
선혜승 교수(한국폴리텍대) |
- 14일 오후 강의(2)
○ Function Simulation : VCS, Verdi
○ Synthesis 기본 소개 및 주의사항(Design Compiler) |
 | 43 |
| 23m |
선혜승 교수(한국폴리텍대) |
- 14일 오후 강의(3)
○ Function Simulation : VCS, Verdi
○ Synthesis 기본 소개 및 주의사항(Design Compiler) |
 | 42 |
| 1h 47m |
선혜승 교수(한국폴리텍대) |
- 15일 오전 강의
○ Design Compiler 이론
○ Constraint (Timing, Area &Environmental Attribute) |
 | 64 |
| 50m |
선혜승 교수(한국폴리텍대) |
- 15일 오후 강의(1)
○ Design Compiler 실습 |
 | 36 |
| 1h |
선혜승 교수(한국폴리텍대) |
- 15일 오후 강의(2)
○ Design Compiler 실습
|
 | 30 |
| 1h 9m |
선혜승 교수(한국폴리텍대) |
- 15일 오후 강의(3)
○ Design Compiler 실습 |
 | 20 |
| 35m |
선혜승 교수(한국폴리텍대) |
- 16일 오전 강의(1)
○ Design Compiler 이론
○ Compile Skill, Advanced 기법 소개
|
 | 18 |
| 52m |
선혜승 교수(한국폴리텍대) |
- 16일 오전 강의(2)
○ Design Compiler 이론
○ Compile Skill, Advanced 기법 소개
|
 | 14 |
| 1h 9m |
선혜승 교수(한국폴리텍대) |
- 16일 오후 강의(1)
○ Design Compiler 이론
○ Compile Skill, Advanced 기법 소개
|
 | 17 |
| 44m |
선혜승 교수(한국폴리텍대) |
- 16일 오후 강의(2)
○ Design Compiler 이론
○ Compile Skill, Advanced 기법 소개
|
 | 12 |
| 45m |
선혜승 교수(한국폴리텍대) |
- 16일 오후 강의(3)
○ Design Compiler 이론
○ Compile Skill, Advanced 기법 소개
|
 | 20 |
담당자 연락처
- 담당자 : 전우숙
- 연락처 : 042-350-4425
- 이메일 : mayj@kaist.ac.kr
|
| 강의자료 |
1-1.MPW설계교육_이론_웹게시용.pdf
3-1&2.연구원강좌_LAYOUT_lab_2021.pdf
|
보기의 아이콘을 클릭하면 바로 시청 가능합니다.