동영상강좌

강의개요

Design complier의 사용법과 학생들이 사용할 때 발생 할 수 있는 문제에 관련된 원인을 파악하고 해결하는 방법에 대해 알아본다.

사전지식

디지털 논리 회로, Timing (setup/hold)에 대한 이해

참고사항

[강의목표]
디지털 합성의 기본 개념과 Design complier 사용을 통한 합성방법 익혀본다.

[Tool]
Design complier (synopsys, Design Complier, 2021.06.SP4)

※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다

강의시간	강사(이름/직급/소속)	내용	보기	조회수
54분	박규란/석사과정/한양대학교	1. 디지털 합성의 기본 개념을 이해하고 합성 툴의 역할과 중요성을 설명. 2. SDC 개념과 작성법.		310
1시간 14분	박규란/석사과정/한양대학교	3. Design complier 합성의 주요 command의 기능을 설명. 4. Design complier의 주요 기능과 사용법을 익혀보고 합성과정을 진행해 본다.		134
47분	박규란/석사과정/한양대학교	5. Design complier 사용시 발생할 수 있는 문제에 대해 디버깅을 통해 문제를 해결 할 수 있는 방법에 대해 알아본다. 6. 합성 log파일 및 Report 분석.		50

담당자 연락처

• 담당자 : 전우숙
• 연락처 : 042-350-4425
• 이메일 : mayj@kaist.ac.kr