| 강의제목 | [IDEC 제작강좌] Cadence Genus를 이용한 VLSI 로직 합성의 기초 | ||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 본센터 / Tool강좌 / 초급/중급 / 이론+실습 | ||||||||||||||||||||||
| 강의시간 | 1시간 20분 | 열람기간 | 7일 | ||||||||||||||||||||
| 이용료(일반) | 무료 | 이용료(학생) | 무료 | ||||||||||||||||||||
강의개요VLSI 설계에 있어서 로직 합성은 더 이상 강조할 수 없을 정도로 중요하다. 따라서 본 강의는 RTL을 보유한 사용자가 본인의 RTL을 성공적으로 합성하여 Place and Route 단계로 진입할 수 있도록 배경지식과 Tool 사용법을 설명한다. 사전지식논리회로, 디지털집적회로 참고사항[강의 목표] ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
|||||||||||||||||||||||
| 강의자료 |
Genus강의.pdf |
||||||||||||||||||||||
보기의 아이콘을 클릭하면 바로 시청 가능합니다.