※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
강의시간
강사(이름/직급/소속)
내용
보기
조회수
4시간
박근용/대표/(주)레디에이트
⦁단순 Block RAM 모듈 디자인
⦁(실습) 테스트 로직 설계, 시뮬레이션, FPGA 보드에서 동작 확인
⦁시스템 버스 (Wishbone)
⦁Wishbone 인터페이스에 호환되도록 Block RAM 모듈 수정
⦁(실습) 테스트 로직 설계, 시뮬레이션, FPGA 보드에서 동작 확인
⦁만약 메모리에 쓰고 읽는 데에 한 클럭 사이클 이상 시간이 걸린다면?