| 강의제목 | VLSI 테스팅 | ||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 한양대 / 설계강좌 / 초급/중급 / 이론+실습 | ||||||||||||||||||||||||||||||||
| 강의시간 | 9시간 | 열람기간 | 12일 | ||||||||||||||||||||||||||||||
| 이용료(일반) | 27,000원 | 이용료(학생) | 18,000원 | ||||||||||||||||||||||||||||||
|
2015년 8월 24일~25일 한양대 IDEC 센터에서 진행된 ‘VLSI 테스팅’ 강의 동영상입니다.. [강의개요] 테스트 장비 개론/ 스캔 및 Boundary-Scan (JTAG) 테스트 설계 개요/ BIST의 개념, 장단점, 로직 회로에 대한 BIST, 메모리를 위한 BIST에 대해서 알아보고, 스캔 설계기술에 대한 이론적인 소개와 더불어 상용 CAD 도구를 사용하여 Verilog HDL로 설계된 예제 칩에 실제 스캔 설계를 진행하고 시뮬레이션을 함으로서 이론과 실습을 겸한 강의가 되도록 한다. [강의대상] 학부생/석박사/일반인 * 본 강의의 동영상 강의는 오프라인 강의와 동일합니다. * 강의 내용은 첨부파일 오프라인 강의계획서와 강의자료를 참고해 주시기 바랍니다. §§§ ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
|||||||||||||||||||||||||||||||||
| 강의자료 |
강의자료.zip |
||||||||||||||||||||||||||||||||
로그인 후 시청가능합니다.