| 강의제목 | XMODEL과 Cell-Based Design Flow를 활용한 디지털PLL 설계 | |||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 본센터 / 설계강좌 / 중급 / 이론+실습 | |||||||||||||||||||||||||||
| 강의시간 | 8시간 | 열람기간 | 11일 | |||||||||||||||||||||||||
| 이용료(일반) | 무료 | 이용료(학생) | 무료 | |||||||||||||||||||||||||
|
[강의개요] 본 강좌에서는 서울대학교 혼성신호 IC 및 시스템 (MICS) 연구실에서 약 7년간 준비해 온, Cell-Based Flow를 활용한 아날로그/혼성신호 IC의 설계 기법을 선보입니다. 목표하는 바는 아날로그 IC도 디지털 IC처럼 behavioral language를 통해 그 동작을 기술하고, 모델 기반의 시뮬레이터를 통해 그 동작 및 성능을 확인하며, 셀라이브러리와 합성툴, P&R 툴을 통해서 트랜지스터 수준의 회로에 대한 전문가적 이해가 없이도 쉽게 IC의 layout 구현 및 tape-out이 가능한 flow를 완성하는 것입니다. MICS 연구실은 이러한 방법으로 설계한 우수한 성능의 디지털 PLL 을 2016년 ISSCC학회에 발표된 바 있습니다. 특히, 본 강좌에서는 대표적인 혼성신호 시스템인 디지털 위상동기루프(phase-locked loop; PLL)에 초점을 맞추어, 참여하는 수강생들이 단 2일만에 디지털 PLL의 개념을 익히고, 스스로 설계한 디지털 루프 필터를 탑재한 자신만의PLL을 설계하며, 제공되는 아날로그 셀라이브러리를 통해 바로 tape-out이 가능한 final GDS 형태의 DB를 완성할 수 있도록 진행할 예정입니다. 이를 위한 XMODEL 시뮬레이터, Design Compiler 합성툴, IC Compiler P&R 툴을 포함한 각종 설계 및 검증 툴에 대한 사용법 및 효과적인 혼성신호 IC 설계를 위한 노하우를 공개할 것입니다. [강의대상] 학부생, 대학원생, 직장인 [사전지식] ? - XMODEL을 활용한 아날로그 모델링 및 시뮬레이션의 기초 ? - Verilog를 활용한 디지털 모델링 및 시뮬레이션의 기초 - Feedback 제어시스템에 대한 기본적인 이해 ? §§§ ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
||||||||||||||||||||||||||||
| 강의자료 |
강의 계획서_XMODEL.pdf 강의자료_통합.pdf |
|||||||||||||||||||||||||||
보기의 아이콘을 클릭하면 바로 시청 가능합니다.