| 강의제목 | Verilog을 이용한 Digital System 설계 | ||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 구분 | 부산대 / 설계강좌 / 초급 / 이론+실습 | ||||||||||||||||||||||
| 강의시간 | 6 | 열람기간 | 9일 | ||||||||||||||||||||
| 이용료(일반) | 무료 | 이용료(학생) | 무료 | ||||||||||||||||||||
|
[강의개요] 디지털 하드웨어 설계의 국제 표준언어인 Verilog HDL의 기초이론과 응용에 대하여 학습한다. 습득한 이론을 바탕으로 기능 블록을 설계하고, 최종적으로 디지털 전자시계의 전체 기능을 Verilog HDL을 이용하여 설계한 후에 Training Kit에 Download 하여 기능을 확인한다. [강좌효과] 90년 초까지는 디지털 하드웨어의 설계가 설계자의 머리와 손으로 진행되다보니, 방대한 신호 bit 정보로 인하여 디지털 하드웨어 구조가 매우 다양하고 모든 조합을 고려하기가 힘들었다. 이 강좌는 논리회로의 기초적인 이론을 이해하는 학생이면, 디지털 하드웨어 설계가 Verilog HDL을 이용하면 매우 쉽다는 것을 이해하게 된다.§§§ ※ 이 영상은 저작권법에 의해 보호됩니다. 본 강의 영상의 무단 복제 및 배포를 금지합니다
담당자 연락처
|
|||||||||||||||||||||||
| 강의자료 |
05.Verilog.zip |
||||||||||||||||||||||
보기의 아이콘을 클릭하면 바로 시청 가능합니다.