Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
21 (2024) Cell-Based Chip Design Front-End 교육 선혜승 교수(한국폴리텍대) 2024.05.09
20 뉴로모픽 하드웨어 연구를 위한 딥러닝 기술 기초 및 응용 강석주 부교수 서강대학교 2020.03.18
19 아날로그 집적회로 설계 박영철/교수/한국외국어대학교 2018.10.30
18 Verilog HDL 이론 및 응용 이찬호/교수/숭실대학교 2018.10.30
17 자율주행차량을 위한 V2X통신 및 주행환경 인지시스템 한동석 교수 경북대학교 2017.02.08
16 VHDL을 이용한 16비트 마이크로프로세서 설계 한만수/교수/목포대 2016.12.16
15 Xilinx ISE 기반의 FPGA 동작 실습 김민석 팀장 리버트론 2016.12.16
14 아날로그 회로의 직관적 해석 심재윤 교수 포항공과대학교 2016.12.16
13 Mobile transceiver RFIC 설계 문현원 교수 대구대학교 2016.12.16
12 VLSI 테스팅 이현빈 교수 한밭대 2016.12.13
11 Verilog HDL 언어 초급 및 설계 가이드라인 송재훈 대표이사 INNOTIO 2016.12.13
10 (2016)무선전력 전송용 송수신 시스템 및 회로 설계 이강윤 교수(성균관대학교) 2016.10.31
9 (2016)RF 시스템 개요 유형준 교수(KAIST) 2016.08.09
8 (2016)CPU-GPU Heterogeneous Computing 장병현 교수(The University of Mississippi) 2016.06.16
7 (2016)[IDEC 연구원 강의]Full-Custom 설계 Flow 교육 조인신 연구원(IDEC) 2016.05.30
6 XMODEL과 Cell-Based Design Flow를 활용한 디지털PLL 설계 김재하 교수, 김은서 연구원, 이성준 연구원(서울대학교) 2016.05.25
5 (2016)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2016.04.06
4 (2014) 아날로그 집적회로 설계 및 실습 이강윤 교수(성균관대) 2015.11.23
3 디지털 신호처리를 위한 고성능 SoC설계 박성정 교수 건국대학교 2015.11.10
2 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
1 (2015)[IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 선혜승 연구원(IDEC) 2015.10.02
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
1330 [답변] [답변] [답변] [CADENCE]Incisive License 관련 문의

안녕하세요. IDEC 석은주입니다.   확인 결과 IDEC 에서 지원하는 Cadence ..

석은주 19.01.23 33
1329 sentaurus 관련 문의드립니다.

16.03 폴더를 TCADHOME 경로로 설정하면( 124번째 코드 줄) 2018년 sentaurus GUI 창 자..

손무영 19.01.21 34
1328 VCS와 Verdi 연동 사용시 fsdb task 문제

16.06-SP2-16 Verdi : L-2016.06-SP2-16   *** bashrc tool 환경설정 export VE..

심훈기 19.01.17 38
1327 [답변] VCS와 Verdi 연동 사용시 fsdb task 문제

16.06-SP2-16 Verdi : L-2016.06-SP2-16   *** bashrc tool 환경설정 export VE..

선혜승 19.01.18 67
1326 차세대 비휘발성 메모리 소자 기술 강의 평가 문의입니다!

16 본센터에서 열린 차세대 비휘발성 메모리 소자 기술을 수강하였습니다. 당일 강의 평..

최재원 19.01.17 16
1325 VCS tool 사용 문제 문의

16 11:05:18 2019 Copyright (c) 1991-2013 by Synopsys Inc. ALL RIGHTS RESERVED This..

심훈기 19.01.16 70
1324 [답변] VCS tool 사용 문제 문의

16.06/linux#source $VG_GNU_PACKAGE/source_me.csh set path = ($path $VCS_MX_HOME/bi..

선혜승 19.01.16 27
1323 [답변] [답변] VCS tool 사용 문제 문의

16.06/linux#source $VG_GNU_PACKAGE/source_me.csh set path = ($path $VCS_MX_HOME/bi..

선혜승 19.01.16 18
1322 [답변] [답변] [답변] VCS tool 사용 문제 문의

16.06-SP2-16 Verdi : L-2016.06-SP2-16   *** bashrc tool 환경설정 export VE..

심훈기 19.01.16 91
1321 [답변] Synopsys sentaurus 설치 관련 문의

16 (EDA Tool 사용을 위한)  글에 첨부되어 있는 파일을 참고하시기 바랍니다..

조인신 19.01.09 20
1320 magna 035 lvs 문의

16 이러한 에러가 lvs run 후 발생하는데 ADE corner set file 같은데 왜 같이 묶여 들..

권준영 19.01.09 24
1319 [답변] magna 035 lvs 문의

16 이러한 에러가 lvs run 후 발생하는데 ADE corner set file 같은데 왜 같이 묶여 들..

조인신 19.01.09 31
1318 Calibre tool download 문의

16년도 2월보다 최신것이여야 DRC/LVS를 calibre로 돌릴수가 있는 상황입니다. 현재 저..

윤희인 19.01.07 19
1317 [답변] Calibre tool download 문의

16.2 이상의 calibre 를 사용해야 한다면 업로드 되어 있는 버전들 중 2016.4 또는 2017..

조인신 19.01.08 27
1316 [답변] 동부 0.18um 공정의 voltage rating에 대해 문의 드립니다.

16, 20V nLDMOS 가 가능합니다.   [전진우]님의 글 ============================..

조인신 19.01.07 42
1315 MPW 매그나칩 350nm Cadence 버전 관련 문의입니다

16.500버전을 최소 사양으로 맞춰달라고 하셨는데 IC616버전도 포함이 되는건가요? 아니..

안상현 18.12.21 13
1314 [답변] MPW 매그나칩 350nm Cadence 버전 관련 문의입니다

16 을 사용할 경우 이 버전과 동일해야 합니다. (IC6.1.6.500.14 (Hotfix_ISR14)이 IC61..

조인신 18.12.21 21
1313 Synopsys license 관련

16:22:04 (lmgrd) schedule and can be used to track license16:22:04 (lmgrd) servers ..

유윤섭 18.12.17 55
1312 [답변] Synopsys license 관련

16:22:04 (lmgrd) schedule and can be used to track license16:22:04 (lmgrd) servers ..

선혜승 18.12.17 60
1311 [답변] [답변] [답변] DB018공정 DUMMY FILL 관련 문의드립니다.

16.15 입니다. 과정에 문제가 있는지는 다시 확인해 보시기 바랍니다.   [김정..

조인신 18.11.26 85
1 ◀ 251 252 253 254 255 256 257 258 259 260 ▶ 317
자료실
  제목 작성자 작성일 조회
14 Linux OS 설치 가이드 2025 (EDA Tool 사용을 위한)

16_618_HF13  Quantus  =>  231    *. Synopsys  ..

관리자 25.03.20 1879
13 EDA Tool Vendor 의 System Requirements 안내_20241216 기준

EDA Tool Vendor 사인 Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 ..

조인신 24.12.16 989
12 SerDes System 설계 관련 웨비나 공유

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

김영지 21.03.10 1281
11 EDA Tool 패키지 설치(설치 자동화) 방법

16_Hotfix_ISR14 (IC06.16.140)MMSIM(spectre)      &nbs..

관리자 17.05.12 15291
10 EDA Tool Vendor 의 System Requirements 안내_20161101 기준

EDA Tool Vendor 사인 Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내..

조인신 16.10.31 7043
9 국내외 SoC, 임베디드 보드 소개자료

16년 IDEC 뉴스레터 7, 8월호로 소개되었던 국내외 SoC, 임베디드 보드 소개자료가 발간 ..

김하늘 16.09.20 6641
8 EDA Tool Vendor 의 System Requirements 안내_20160801 기준

EDA Tool Vendor 사인 Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내..

조인신 16.08.03 5442
7 Linux OS 설치 가이드 2016 (EDA Tool 사용을 위한)

안녕하세요 기존에 게시했던 [EDA Tool 사용을 위한 Linux OS 설치 가이드] 를 보완하여..

관리자 16.03.22 16796
6 EDA Tool Vendor 의 System Requirements 안내_20160308 기준

EDA Tool Vendor 사인 Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내..

조인신 16.03.08 5301
5 e2L: 디지털시스템

16주 강의 자료 수시 Update

김은주 14.08.28 2533
4 e2l-반도체공학-집적회로란: 무어의 법칙, 집적화의 장점, 종류, 반도체 칩의 일생

16개월 주기로 칩당 트랜지스터 수 및 속도가 2배, 가격은 불변 ● 집적화의 장점 : 고..

구재희 04.12.30 1241
3 e2l-디지털시스템-마이크로 프로세서 프로그래밍

16F84의 코어 및 주변 기기의 기능 및 제어 방법을 중심으로 강의하며, 실습에서는 어셈..

구재희 05.09.16 911
2 e2l-디지털시스템-논리회로 설계 및 실험

16주종합평가 키워드 : Logic, Design, Finite State Machine, Computer Architecture,..

구재희 05.01.05 1087
1 e2l-접적회로-컴퓨터이용설계의 기초

16 Graph optimization I-9/21 Graph optimization II, Network flow-9/23 Matching, Int..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 특허 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 S..

1680080, 등록일자 : 2016년 11월 22일,서강대학교 산학협력단, 이승훈, 심현선, 조영세

이승훈 17.10.18 1
참여교수 성과 - 논문 16-channel LED Driver IC for Full-Color LED Display

박준석 14.09.22 2
참여교수 성과 - 논문 Radix-16 Booth multiplier using novel weighted 2-stage Booth algorithm

이용석 14.09.22 6
참여교수 성과 - 특허 3차원 유기전계발광표시소자 및 이의 제조방법

16년 IDEC 참여 성과: 특허 출원

남형식 16.10.13 1
참여교수 성과 - 특허 이중채널 비동기 파이프라인 SAR ADC

16-0021353호, 출원일자 : 2016년 02월 23일, 관리번호 P2015-0291KR, 서강대학교 산학협..

이승훈 16.10.07 3
참여교수 성과 - 특허 디지털 아날로그 변환기, 이를 포함하는 구동 집적회로 및 표시 장치

16-0020923호, 출원일자 : 2016년 02월 23일, 삼성디스플레이 주식회사, 서강대학교 산학..

이승훈 16.10.07 1
참여교수 성과 - 특허 다중 모드 저 전압 CMOS 파이프라인 ADC

1613510호, 등록일자 : 2016년 04월 12일, 서강대학교 산학협력단, 이승훈, 박준상, 조석..

이승훈 16.10.07 1
참여교수 성과 - 논문 IEEE 1609.2 보안 취약성

김동규 14.09.20 8
참여교수 성과 - 특허 건물 보안 시스템

160)를 포함한다.

장익준 15.09.04 6
참여교수 성과 - 특허 건물 보안 시스템

160)를 포함한다.

김진상 15.09.04 4
참여교수 성과 - 논문 A Behavioral Modeling of a Two-Stage Average-Current-Mode-Controlled..

김수환 14.09.19 0
참여교수 성과 - 논문 Efficient FPGA Implementation of AES-CCM for IEEE 1609.2 Vehicle Com..

김영민 14.09.19 8
참여교수 성과 - 특허 PFC control circuit, Active PFC circuit and PFC control method

16, 2015 출원번호 US 2015/0102786 A1

유창식 15.09.02 7
참여교수 성과 - 특허 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC

16일, 등록번호 : 10-1512098, 등록일자 : 2015년 04월 08일, 서강대학교 산학협력단, 이..

이승훈 15.09.01 4
참여교수 성과 - 특허 이중채널 SAR 및 플래쉬 ADC를 이용한 하이브리드 파이프라인 ADC

16일, 등록번호 : 10-1435978, 등록일자 : 2014년 08월 25일 서강대학교 산학협력단, 이..

이승훈 15.09.01 5
참여교수 성과 - 특허 주파수 분할감지를 이용한 터치스크린 컨트롤 장치 및 방법

16640 등록일 : 2014-02-13

김형원 14.09.20 3
참여교수 성과 - 특허 1/f 잡음 및 DC 오프셋 현상을 감소시킬 수 있는 주파수 혼합기

16 출원번호 : 10-2014-0045596 발명명칭 : 1/f 잡음 및 DC 오프셋 현상을 감소시..

윤태열 14.09.19 5
참여교수 성과 - 특허 클럭 데이터 복원 회로 및 그의 동작 방법

16

김철우 14.09.17 2
참여교수 성과 - 특허 데이터 출력 회로 및 반도체 시스템

16

김철우 14.09.17 2
참여교수 성과 - 특허 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로

16 출원 일자 2014-06-20

김철우 14.09.17 2
1 ◀ 11 12 13 14 15 16 17 18 19 20 ▶ 27