통합검색

16acc소자 drc 테스트를 진행중인데 width, length, capacitance 값들은 전부 다 바꿔봐..

16acc소자 drc 테스트를 진행중인데 width, length, capacitance 값들은 전부 다 바꿔봐..

안녕하세요. 광운대학교 장재은 교수님 연구실 소속 김규동입니다. 현재 SF28 공정에 참..

안녕하세요. IDEC 조인신입니다.     post sim 의 결과가 pre sim 과 많이..

감사합니다.해당 사항 참고해서 수정하였습니다.추가적으로 문의드리고 싶은게 있습니다...

IDEC 이종행입니다.   PEX sim 진행시에 해당 net를 tran으로 확인 해보시기 바랍..

글을 작성 하기 전에 "유사한 질문이 있는지 검색"해 보시고, 공지글에 있는 "자주하는 ..

안녕하세요. 문의주신 내용 확인했고, 차단해제 처리하였습니다.불편드려 죄송합니다. ..

16): No valid layer-purpose pairs. The first layer-purpose pair "background drawing..

16): No valid layer-purpose pairs. The first layer-purpose pair "background drawing..

16): No valid layer-purpose pairs. The first layer-purpose pair "background drawing..

169:1718@143.248.230.189 set path = ($path $MGC_HOME/bin) setenv DEVICELIB_ROOT /..

169:1718@143.248.230.189 set path = ($path $MGC_HOME/bin) setenv DEVICELIB_ROOT /..

안녕하세요   광운대학교 신현철 교수님 연구실 박사과정 김진우 입니다.  ..

안녕하세요. IDEC 조인신입니다.     calibrelvs.ctrl 파일은 runset 이 ..

감사합니다.   그러면 LVS Runset 에서 보통 GUI 상에서 LVS 옵션을 지정하는것등..

네 별도의 LVS 옵션을 지정하려면 직접 설정해주면 됩니다.   [김진우]님의 글 ==..

감사합니다.   확인결과 calibrelvs.ctl 으로 하니 잘됩니다.   마지막으..

해당 파일은 삼성에서 제공하는 파일이며,  필요한 경우 수정하여 사용해도 됩니다..

 답변 감사합니다.!많은 도움이되었습니다.     [조인신]님의 글 ====..

16_618_HF13  Quantus  =>  231    *. Synopsys  ..

EDA Tool Vendor 사인 Cadence, Siemens EDA, Synopsys 의 System Requirements 에 대해 ..

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

16_Hotfix_ISR14 (IC06.16.140)MMSIM(spectre)      &nbs..

EDA Tool Vendor 사인 Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내..

16년 IDEC 뉴스레터 7, 8월호로 소개되었던 국내외 SoC, 임베디드 보드 소개자료가 발간 ..

EDA Tool Vendor 사인 Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내..

안녕하세요 기존에 게시했던 [EDA Tool 사용을 위한 Linux OS 설치 가이드] 를 보완하여..

EDA Tool Vendor 사인 Cadence, Mentor, Synopsys 의 System Requirements 에 대해 안내..

16주 강의 자료 수시 Update

16개월 주기로 칩당 트랜지스터 수 및 속도가 2배, 가격은 불변 ● 집적화의 장점 : 고..

16F84의 코어 및 주변 기기의 기능 및 제어 방법을 중심으로 강의하며, 실습에서는 어셈..

16주종합평가 키워드 : Logic, Design, Finite State Machine, Computer Architecture,..

16 Graph optimization I-9/21 Graph optimization II, Network flow-9/23 Matching, Int..

16년도 Mentor Tool 라이선스 배포 **       Mentor Tool 라이..

16년도 Cadence Tool 라이선스 배포 **   Cadence Tool 라이선스를 아래와 같이 ..

16] 을 개최합니다.   이번 워크샵에서는 지능형 차량용 전자 기술 분야에 대하여..

16년 IDEC MPW 모집 안내   ▶ 7월 모집 회차 및 공정  ..

16 IDEC SoC Congress 개최(2016.06.30(목), KAIST KI빌딩 퓨전홀)      ..

16년 IDEC MPW 공정 내역 및 모집 안내     ▶ 6월 모집 회차..

    반도체 설계 자동화 (EDA: Electronic Design Automation) ..

16 IDEC SoC Congress Chip Design Contest(CDC)     ▶ 일정..

162 Mbps (LEA-192 mode), 109 Mbps (LEA-256 mode)

16년 Synopsys Tool 라이선스 배포 **   Synopsys Tool 라이선스를 아래와 같이 ..

16 Mbps

16년 IDEC MPW 공정 내역 및 모집 안내 (모집 기간 :  2016.04.18 ~ 05.02) ..

16년 정기 EDA Tool 수요조사 배분수량 공지         &..

16년 IDEC MPW 설계팀 모집 안내   - 매그나칩/SK하이닉스 180nm 공정 :&nbs..

16년 2차 Working Group 신청 안내 IDEC은 “시스템반도체설계인력양성&rd..

16년 IDEC MPW 참여 신청 안내 - 모집 공정 및 회차(3월) : 02.22(월) ~ 03.0..

16년 1월 EDA Tool 소개자료가 업데이트 되었습니다.   EDA Tool 소개자료는 반도..

16년 IDEC MPW 참여 신청 안내(전체 일정 및 지원 공정 포함)  - 모집 공정 및 회..

16년 2월 학위 취득 예정자 - 학점 3.0이상 - TOEIC 600점 이상 혹은 TOEIC Spe..