
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 94 | (2025) Cell-Based Chip Design Flow_Day5 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 93 | (2025) Cell-Based Chip Design Flow_Day4 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 92 | (2025) Cell-Based Chip Design Flow_Day3 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 91 | (2025) Cell-Based Chip Design Flow_Day1 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 90 | Full Custom IC 레이아웃 설계를 위한 공정 및 회로 기초 2 | 장영찬/교수/금오공과대학교 | 2025.10.15 |
| 89 | Full Custom IC 레이아웃 설계를 위한 공정 및 회로 기초 1 | 장영찬/교수/금오공과대학교 | 2025.10.15 |
| 88 | 논리 회로 설계 및 Verilog HDL | 유인재 부교수 부산대학교 | 2025.05.27 |
| 87 | 고속 칩렛향 디지털 인터페이스 회로 설계 | 추민성 /교수/한양대학교 | 2025.02.25 |
| 86 | FPGA 기반 시스템 설계 (SDRAM 컨트롤러 및 NIOS 프로세서 IP 활용) | 박근용/대표/(주)레디에이트 | 2025.02.25 |
| 85 | [IDEC 제작강좌] VCS와Verdi를 이용한 SimulatIOn및VerificatIOn | 선혜승/교수/한국폴리텍대 | 2024.11.22 |
| 84 | [IDEC 제작강좌] 아날로그 Synopsys Hspice 활용법 | 계찬호/조교수/수원대학교 | 2024.11.15 |
| 83 | [IDEC 제작강좌] Full Custom Layout Design (PEX) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 82 | [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 81 | SystemVerilog를 이용한 검증 방법론 | 이중희 부교수(고려대) | 2024.02.14 |
| 80 | (2023) WebTCAD 를 활용한 TCAD SimulatIOn의 기초 | 김민성 대리(링크글로벌) | 2023.04.27 |
| 79 | 신호 및 전력 무결성 (Signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. | 김영우/교수/세종대 | 2023.03.17 |
| 78 | 전력용 반도체 소자 및 TCAD SimulatIOn | 임지용/그룹장/매그나칩반도체 | 2023.03.10 |
| 77 | 아날로그 증폭기의 동적 오프셋 제거 기법 및 실습 | 고형호/교수/충남대학교 | 2023.01.06 |
| 76 | Silicon Power Device & SimulatIOn1 | 임지용 팀장 메그나칩 | 2022.09.28 |
| 75 | IOT 기반 smart farm 관수제어 | 박주성 이사 텔로팜 | 2022.03.10 |
| 74 | Power Device 이론 및 TCAD Sentaurus를 활용한 SimulatIOn | 임지용 팀장 매그나칩 | 2021.09.17 |
| 73 | 신경망(딥러닝)의 고성능 구현 | 강형주/교수/한국기술교육대학교 | 2021.08.04 |
| 72 | (2021) AMBA AXI와 AXI-Stream 설계와 검증 | 기안도 겸직교수(KAIST) | 2021.05.11 |
| 71 | Verilog HDL 중고급 이론 및 디지털 설계 | 조경순 교수 한국외국어대학교 | 2021.04.21 |
| 70 | 인공지능 반도체 최적화 및 응용 | 김현 교수 서울과학기술대학교 | 2021.04.21 |
| 69 | 고성능 SD-ADC 설계 및 동향 | 채형일 교수 | 2021.03.09 |
| 68 | IOT System을 위한 DAC/ADC 설계 및 실습 | 송민규 교수님 | 2021.03.09 |
| 67 | 차세대 IOT 시스템 통신을 위한 5G sub 6Ghz 및 mmWave용 PLL 설계 | 유상선 교수 | 2020.12.03 |
| 66 | 최신 저잡음 연산증폭기 설계기술 및 실습 | 고형호/교수/충남대학교 | 2020.09.21 |
| 65 | 나노 스케일의 CMOS 공정 및 소자 동향 | 남철 전무(하나텍) | 2020.09.16 |
| 64 | 나노 스케일 공정 시스템의 Full Custom 회로 설계 이론 | 남철 전무(하나텍) | 2020.09.16 |
| 63 | SingleCycle,MultiCycle,Pipelined CPU 설계 및 실습 | 심규현 강사(한성대학교) | 2020.09.08 |
| 62 | Data Converter Design (영어 진행) | Professor Ryu, Seung-Tak (KAIST) | 2020.09.01 |
| 61 | XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 | 김재하 교수(서울대) | 2020.07.30 |
| 60 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 | 손병복 연구소장 (주)아이즈비 | 2020.03.24 |
| 59 | Verilog 설계 언어 초급 | 송재훈 대표이사 INNOTIO(주) | 2020.03.24 |
| 58 | 5G RF Transceiver Design | 유상선 조교수 평택대학교 | 2020.03.07 |
| 57 | Sub-Micron 공정 활용 Full Custom 회로 설계 방법론 | 남철 전무 하나텍 | 2020.03.06 |
| 56 | 최신 CMOS 공정 및 소자 동향 | 남철 전무 하나텍 | 2020.03.06 |
| 55 | (2020) XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션: PLL과 High-Speed I/.. | 김재하 교수(서울대) | 2020.03.03 |
| 54 | 전력반도체를 위한 반도체공정 | 이문석/교수/부산대학교 | 2019.12.19 |
| 53 | 파워반도체 소자 핵심이론 | 강혜민/박사/Cambridge University | 2019.12.19 |
| 52 | DC-DC Converter 설계 | 노정진/교수/한양대 | 2019.10.25 |
| 51 | Verilog 기초 및 Digital 설계 | 조경순/교수/한국외국어대학교 | 2019.09.25 |
| 50 | 저전력 IOT용 센서 신호 처리 회로 | 고형호/교수/충남대학교 | 2019.09.25 |
| 49 | 사물인터넷을 위한 라즈베리파이 활용 - 2019(2) | 정원석/대표/(주)이엠시스 | 2019.09.23 |
| 48 | CMOS Analog 전자회로 설계 - 2019(2) | 박주성/이사/(주)텔로팜 | 2019.09.23 |
| 47 | RF IOT 회로(PA,LNA,MIXER) 설계 | 이강윤/교수/성균관대학교 | 2019.08.13 |
| 46 | Full custom Design Flow | 남철/실리콘하모니/이사 | 2019.08.01 |
| 45 | PN 접합 다이오드 특성 강좌 | 신창환 교수 성균관대학교 | 2019.07.31 |
| 44 | IC 설계를 위한 반도체 공정 | 김민성/교수/동명대학교 | 2019.03.26 |
| 43 | CMOS Analog 전자회로설계 - 2019 | 박주성/교수/부산대학교 | 2019.03.26 |
| 42 | 아날로그 증폭기의 저잡음 설계 기법 | 고형호/교수/충남대 | 2019.02.16 |
| 41 | IOT 용 저전력 아날로그 집적회로 설계 및 실습 | 이강윤 교수 성균관대학교 | 2019.02.14 |
| 40 | Verilog 설계 언어 중급 | 김두영 수석연구원 INNOTIO(주) | 2018.11.28 |
| 39 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2018.11.02 |
| 38 | CMOS RF 트랜시버 회로 설계 실습 (VCO 및 Prescaler 설계이론) | 문용/교수/숭실대학교 | 2018.10.30 |
| 37 | 아날로그 집적회로 설계 | 박영철/교수/한국외국어대학교 | 2018.10.30 |
| 36 | Verilog HDL 이론 및 응용 | 이찬호/교수/숭실대학교 | 2018.10.30 |
| 35 | 임베디드 시스템 설계_Digital Debugging | 심규현 강사 한성대학교 | 2018.10.04 |
| 34 | 구글 텐서플로우로 배우는 필수 딥러닝 알고리즘 | 임성규 Professor Georgia Institute of Technology | 2018.10.01 |
| 33 | [2018-IDEC 연구원 교육] 칩 테스트 교육 | 선혜승 연구원(IDEC) | 2018.08.17 |
| 32 | (2018)[IDEC 연구원교육] Cell-based flow 교육 | 선혜승 연구원(IDEC) | 2018.04.26 |
| 31 | Designing with Quartus II Software: Basic Course | 이재철 부장 (AXIOS) | 2018.03.06 |
| 30 | (S-MOOC)NIOS Ⅱ를 사용한 임베디드 SoC설계 | 장영조/교수/한국기술교육대학교 | 2018.02.21 |
| 29 | CMOS Analog 전자회로설계 | 최영식/교수/부경대학교 | 2018.02.20 |
| 28 | IC 설계를 위한 반도체 공정 | 김응수/교수/부산외국어대학교 | 2018.02.20 |
| 27 | XMODEL을 활용한 A/D 변환기 및 PLL 회로의 모델링 및 시뮬레이션 | 김재하 교수(서울대) | 2018.01.23 |
| 26 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2017.11.30 |
| 25 | Verilog 설계언어 중급 | 김두영 수석연구원 INNOTIO(주) | 2017.11.30 |
| 24 | FPGA-based Hardware-AcceleratIOn for Machine-Learning/Deep-Learning | 기안도 박사(퓨쳐디자인시스템) | 2017.09.11 |
| 23 | (2017)AMBA AXI 기반 IP 설계와 검증 | 기안도 박사 퓨쳐디자인시스템 | 2017.06.27 |
| 22 | AMIQ사 DVT(Design VerificatIOn Tool) Feature Training | 김천성 대리(IncusolutIOn) | 2017.04.25 |
| 21 | FPGA를 이용한 디지털 신호처리용 SoC 설계 | 박성정 교수(건국대) | 2017.02.28 |
| 20 | 오픈소스 HW 플랫폼 라즈베리파이 | 이용진 강사(엣지아이랩) | 2017.02.17 |
| 19 | (2017)기가비트 이더넷제어기 설계와 응용설계 | 기안도 소장 (주)다이나릿시스템 | 2017.02.15 |
| 18 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO | 2016.12.13 |
| 17 | CMOS Analog 전자회로 설계 | 박주성/교수/부산대학교 | 2016.12.12 |
| 16 | IC 설계를 위한 반도체 공정 | 김응수/교수/부산외국어대학교 | 2016.12.12 |
| 15 | IC 설계를 위한 반도체 소자 | 이문석/교수/부산대학교 | 2016.12.12 |
| 14 | CMOS Analog 회로설계 | 최영식/교수/부경대학교 | 2016.12.12 |
| 13 | XMODEL과 Cell-Based Design Flow를 활용한 디지털PLL 설계 | 김재하 교수, 김은서 연구원, 이성준 연구원(서울대학교) | 2016.05.25 |
| 12 | [무료세미나]Fallacies of ComputatIOnal Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 11 | RTOS 지원 시스템 설계와 RTOS 이식 | 기안도 소장 (다이나릿시스템) | 2016.02.24 |
| 10 | Wireless CommunicatIOn system의 이해와 RF IC 설계 기초 | 변영재 교수(UNIST) | 2015.12.16 |
| 9 | (2014) VHDL 코드를 이용한 디지털회로 설계 및 simulatIOn | Honey Durga Tiwari 교수 | 2015.11.23 |
| 8 | (2015) SoC 설계 기초 및 저전력 설계 기법 | 김영민 조교수(광운대학교) | 2015.11.23 |
| 7 | 디지털 신호처리를 위한 고성능 SoC설계 | 박성정 교수 건국대학교 | 2015.11.10 |
| 6 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
| 5 | Verilog 설계언어 초·중급 | 송재훈 대표이사 INNOTIO | 2015.10.15 |
| 4 | (2015)센서 신호 처리용 아날로그 프론트엔드 설계 기법 | 고형호 교수(충남대학교) | 2015.05.19 |
| 3 | (2015)고성능 PLL 주파수 합성기 설계 | 조성환 교수(KAIST) | 2015.02.27 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | (2013)SoC architecture 설계 | 유승주 교수(포항공대) | 2013.10.24 |
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 9455 |
[답변] cadence ADE L
ADE L 창이 뜨고 시뮬레이션이 정상적으로 진행되는 것으로 라이선스 사용 내역에서 확인.. |
조인신 | 26.01.13 | 8 |
| 9454 |
[답변] cadence ADE L
네 알겠습니다. 감사합니다. 아까 ADE L 로 dc simulatIOn 했을 때는 warning만 뜨고 결.. |
이주은 | 26.01.13 | 13 |
| 9453 |
[답변] cadence ADE L
Tool 버전과 관련하여 문제가 발생하는 것으로 판단됩니다. 사용하고 있는 Tool 버전이 .. |
조인신 | 26.01.14 | 27 |
| 9452 |
tdf 파일의 패드 좌표에 관해 질문드립니다.
IO PAD 라이브러리를 사용하기 위해 tdf 파일을 수정하였습니다. 이때 IO guide line의 .. |
이시열 | 26.01.13 | 18 |
| 9451 |
outline 질문입니다
IO pad에 배치시키면 되는 것인지 궁금해서 질문드립니다. 감사합니다 |
이종민 | 26.01.12 | 33 |
| 9450 |
[답변] outline 질문입니다
IO Cell 위치에 PAD 를 배치해야 합니다. [이종민]님의 글 =============.. |
조인신 | 26.01.13 | 30 |
| 9449 |
[SS028-2502] momCap PEX결과가 피코단위로 나옵니다.
ION SETTING ##setenv LVS_PUSH_DEVICES TRUE # TRUE || FALSEsetenv NETLIST_PRE_LAYOUT.. |
장서영 | 26.01.12 | 45 |
| 9448 |
[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다.
ION SETTING ##setenv LVS_PUSH_DEVICES TRUE # TRUE || FALSEsetenv NETLIST_PRE_LAYOUT.. |
조인신 | 26.01.12 | 20 |
| 9447 |
[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다.
ION SETTING ##setenv LVS_PUSH_DEVICES TRUE # TRUE || FALSEsetenv NETLIST_PRE_LAYOUT.. |
장서영 | 26.01.12 | 8 |
| 9446 |
[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다.
ION SETTING ##setenv LVS_PUSH_DEVICES TRUE # TRUE || FALSEsetenv NETLIST_PRE_LAYOUT.. |
조인신 | 26.01.12 | 6 |
| 9445 |
[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다.
ION SETTING ##setenv LVS_PUSH_DEVICES TRUE # TRUE || FALSEsetenv NETLIST_PRE_LAYOUT.. |
장서영 | 26.01.12 | 11 |
| 9444 |
[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다.
ION SETTING ##setenv LVS_PUSH_DEVICES TRUE # TRUE || FALSEsetenv NETLIST_PRE_LAYOUT.. |
조인신 | 26.01.12 | 63 |
| 9443 |
gate(Metal) 영역으로 electron, hole back tunneling 구현 가능한지 문의드립니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Sentaurus EDA Tool 버전(SCL/LCU.. |
송태현 | 26.01.12 | 24 |
| 9442 |
[답변] gate(Metal) 영역으로 electron, hole back tunneling 구현 가능한지 문의드..
안녕하세요. IDEC 조인신입니다. Sentaurus 예제 중에 tunneling 예제.. |
조인신 | 26.01.12 | 14 |
| 9441 |
[답변] gate(Metal) 영역으로 electron, hole back tunneling 구현 가능한지 문의드..
안녕하세요. 예제는 모두 확인해보았고, 예제를 기반으로 시.. |
송태현 | 26.01.12 | 11 |
| 9440 |
[답변] gate(Metal) 영역으로 electron, hole back tunneling 구현 가능한지 문의드..
안녕하세요. IDEC 조일선입니다. Synopsys 사에 문의 후 이메일로 답변 전달드.. |
조일선 | 26.01.12 | 33 |
| 9439 |
[SF28-2502] symind_rf LVS 관련
안녕하세요 경기대학교 김지훈 교수님 석사과정생 강호성입니다. symind_rf 중 ref를 2.. |
강호성 | 26.01.12 | 20 |
| 9438 |
[답변] [SF28-2502] symind_rf LVS 관련
안녕하세요. IDEC 조인신입니다. 방법은 맞습니다. 다만, 에러가 발.. |
조인신 | 26.01.12 | 39 |
| 9437 |
[답변] PNR 전 패드 정리에 관해 질문드립니다.
IO PAD 등의 ndm 경로가 문제가 있어 link 가 되지 않는다는 에러 입니다. .. |
김연태 | 26.01.11 | 21 |
| 9436 |
[답변] PNR 전 패드 정리에 관해 질문드립니다.
IO PAD 라이브러리를 사용하기 위해 좌표를 확인하여 tdf 파일을 수정하였습니다. 이때,.. |
이시열 | 26.01.12 | 14 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 26 |
e2l-접적회로-저전력설계 및 최적화
영문제목 : Low power design 개요 : A multimedia commnicatIOn system usually invol.. |
구재희 | 06.12.21 | 754 |
| 25 |
e2l-접적회로-링크 회로 설계
영문제목 : TransmissIOn Lines 개요 : 트랜스미션 라인의 이해 키워드 : 트랜스미션.. |
구재희 | 06.12.21 | 661 |
| 24 |
e2l-접적회로-ASM 차트에서 Xilinx를 이용한 DC motor 구동
영문제목 : DC motor driving by implementing ASM chart on Xilinx FPGA 개요 : Xilin.. |
구재희 | 06.08.22 | 1027 |
| 23 |
e2l-접적회로-High Speed Interface Circuits
영문제목 : High Speed Interface Circuits 개요 : 키워드 : PLL, Serial communica.. |
구재희 | 06.06.13 | 843 |
| 22 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
영문제목 : Full-custom Digital IC Design process and verificatIOn 개요 : 키워.. |
구재희 | 06.06.13 | 1127 |
| 21 |
e2l-접적회로-디지털 집적회로
영문제목 : Digital Integrated Circuit 개요 : Deep submicron 공정기술을 바탕으로 .. |
구재희 | 06.07.18 | 821 |
| 20 |
e2l-접적회로-VLSI특론
영문제목 : Topics in VLSI 개요 : 본 과정에서는 현재 집적회로의 설계기술에서 가장 .. |
구재희 | 05.09.20 | 647 |
| 19 |
e2l-접적회로-Cell Library 설계 및 CharacterizatIOn
영문제목 : Cell Library Design / CharacterizatIOn 개요 : 키워드 : Cell Library.. |
구재희 | 05.09.07 | 699 |
| 18 |
e2l-접적회로-CAD algorithms: design verificatIOn of VLSI systems
영문제목 : CAD algorithms: design verificatIOn of VLSI systems 개요 : 키워드 :.. |
구재희 | 05.09.07 | 754 |
| 17 |
e2l-접적회로-집적회로 개요 (집적회로의 종류, 역사, 기술발전 추세)
영문제목 : IntroductIOn to Integrated Circuits (History and Trend of Integrated cir.. |
구재희 | 05.09.07 | 698 |
| 16 |
e2l-접적회로-Basic Theory and ApplicatIOn of PLL
영문제목 : Basic Theory and ApplicatIOn of PLL 개요 : 키워드 : PLL, VCO, Clock.. |
구재희 | 05.09.07 | 724 |
| 15 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-Signal Layout 개요 : ● CAD 알고리즘이.. |
구재희 | 05.04.14 | 635 |
| 14 |
e2l-접적회로-집적회로설계
영문제목 : Integrated Circuit Design 개요 : 키워드 : CombinatIOnal circuit, se.. |
구재희 | 05.01.11 | 862 |
| 13 |
e2l-접적회로-컴퓨터이용설계의 기초
영문제목 : IntrodectIOn to Computer-Aided Design 개요 : 1) About the courseThis c.. |
구재희 | 05.01.05 | 735 |
| 12 |
e2l-접적회로-CAD 및 컴퓨터시스템 특론
영문제목 : CAD / Computer System Architecture 개요 : 최근의 연구 개발의 hot issue.. |
구재희 | 05.01.05 | 790 |
| 11 |
e2l-접적회로-MOS 논리회로 설계
영문제목 : Design of MOS Logic Circuit 개요 : ● CombinatIOna logic이란 ? ● Comb.. |
구재희 | 04.12.30 | 802 |
| 10 |
e2l-접적회로-Cell Library 설계 및 CharacterizatIOn
영문제목 : Cell Library Design / CharacterizatIOn 개요 : 키워드 : Cell Library.. |
구재희 | 04.12.30 | 861 |
| 9 |
e2l-접적회로-Full-custom Digital IC 설계 과정과 검증
영문제목 : Full-custom Digital IC Design process and verificatIOn 개요 : ● Full-c.. |
구재희 | 04.12.30 | 1322 |
| 8 |
e2l-접적회로-CAD algorithms: design verificatIOn of VLSI systems
영문제목 : CAD algorithms: design verificatIOn of VLSI systems 개요 : ● CAD 알고.. |
구재희 | 04.12.30 | 831 |
| 7 |
e2l-접적회로-Basic Theory and ApplicatIOn of PLL
영문제목 : Basic Theory and ApplicatIOn of PLL 개요 : ● CMOS A/D 변환기의 기능과 .. |
구재희 | 04.12.30 | 786 |


