VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 94 | (2025) Cell-Based Chip Design Flow_Day5 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 93 | (2025) Cell-Based Chip Design Flow_Day4 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 92 | (2025) Cell-Based Chip Design Flow_Day3 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 91 | (2025) Cell-Based Chip Design Flow_Day1 | 김연태,선혜승/연구원/IDEC | 2025.12.30 |
| 90 | Full Custom IC 레이아웃 설계를 위한 공정 및 회로 기초 2 | 장영찬/교수/금오공과대학교 | 2025.10.15 |
| 89 | Full Custom IC 레이아웃 설계를 위한 공정 및 회로 기초 1 | 장영찬/교수/금오공과대학교 | 2025.10.15 |
| 88 | 논리 회로 설계 및 Verilog HDL | 유인재 부교수 부산대학교 | 2025.05.27 |
| 87 | 고속 칩렛향 디지털 인터페이스 회로 설계 | 추민성 /교수/한양대학교 | 2025.02.25 |
| 86 | FPGA 기반 시스템 설계 (SDRAM 컨트롤러 및 NIOS 프로세서 IP 활용) | 박근용/대표/(주)레디에이트 | 2025.02.25 |
| 85 | [IDEC 제작강좌] VCS와Verdi를 이용한 SimulatIOn및VerificatIOn | 선혜승/교수/한국폴리텍대 | 2024.11.22 |
| 84 | [IDEC 제작강좌] 아날로그 Synopsys Hspice 활용법 | 계찬호/조교수/수원대학교 | 2024.11.15 |
| 83 | [IDEC 제작강좌] Full Custom Layout Design (PEX) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 82 | [IDEC 제작강좌] Full Custom Layout Design (DRC&LVS) | 정용운/조교수/세종대학교 | 2024.10.23 |
| 81 | SystemVerilog를 이용한 검증 방법론 | 이중희 부교수(고려대) | 2024.02.14 |
| 80 | (2023) WebTCAD 를 활용한 TCAD SimulatIOn의 기초 | 김민성 대리(링크글로벌) | 2023.04.27 |
| 79 | 신호 및 전력 무결성 (Signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. | 김영우/교수/세종대 | 2023.03.17 |
| 78 | 전력용 반도체 소자 및 TCAD SimulatIOn | 임지용/그룹장/매그나칩반도체 | 2023.03.10 |
| 77 | 아날로그 증폭기의 동적 오프셋 제거 기법 및 실습 | 고형호/교수/충남대학교 | 2023.01.06 |
| 76 | Silicon Power Device & SimulatIOn1 | 임지용 팀장 메그나칩 | 2022.09.28 |
| 75 | IOT 기반 smart farm 관수제어 | 박주성 이사 텔로팜 | 2022.03.10 |
| 74 | Power Device 이론 및 TCAD Sentaurus를 활용한 SimulatIOn | 임지용 팀장 매그나칩 | 2021.09.17 |
| 73 | 신경망(딥러닝)의 고성능 구현 | 강형주/교수/한국기술교육대학교 | 2021.08.04 |
| 72 | (2021) AMBA AXI와 AXI-Stream 설계와 검증 | 기안도 겸직교수(KAIST) | 2021.05.11 |
| 71 | Verilog HDL 중고급 이론 및 디지털 설계 | 조경순 교수 한국외국어대학교 | 2021.04.21 |
| 70 | 인공지능 반도체 최적화 및 응용 | 김현 교수 서울과학기술대학교 | 2021.04.21 |
| 69 | 고성능 SD-ADC 설계 및 동향 | 채형일 교수 | 2021.03.09 |
| 68 | IOT System을 위한 DAC/ADC 설계 및 실습 | 송민규 교수님 | 2021.03.09 |
| 67 | 차세대 IOT 시스템 통신을 위한 5G sub 6Ghz 및 mmWave용 PLL 설계 | 유상선 교수 | 2020.12.03 |
| 66 | 최신 저잡음 연산증폭기 설계기술 및 실습 | 고형호/교수/충남대학교 | 2020.09.21 |
| 65 | 나노 스케일의 CMOS 공정 및 소자 동향 | 남철 전무(하나텍) | 2020.09.16 |
| 64 | 나노 스케일 공정 시스템의 Full Custom 회로 설계 이론 | 남철 전무(하나텍) | 2020.09.16 |
| 63 | SingleCycle,MultiCycle,Pipelined CPU 설계 및 실습 | 심규현 강사(한성대학교) | 2020.09.08 |
| 62 | Data Converter Design (영어 진행) | Professor Ryu, Seung-Tak (KAIST) | 2020.09.01 |
| 61 | XMODEL을 활용한 실리콘포토닉스 시스템 모델링 및 시뮬레이션 | 김재하 교수(서울대) | 2020.07.30 |
| 60 | 논리합성 설계툴을 활용한 회로설계 및 STA분석 이해 및 실습 | 손병복 연구소장 (주)아이즈비 | 2020.03.24 |
| 59 | Verilog 설계 언어 초급 | 송재훈 대표이사 INNOTIO(주) | 2020.03.24 |
| 58 | 5G RF Transceiver Design | 유상선 조교수 평택대학교 | 2020.03.07 |
| 57 | Sub-Micron 공정 활용 Full Custom 회로 설계 방법론 | 남철 전무 하나텍 | 2020.03.06 |
| 56 | 최신 CMOS 공정 및 소자 동향 | 남철 전무 하나텍 | 2020.03.06 |
| 55 | (2020) XMODEL을 활용한 아날로그 회로 모델링 및 시뮬레이션: PLL과 High-Speed I/.. | 김재하 교수(서울대) | 2020.03.03 |
| 54 | 전력반도체를 위한 반도체공정 | 이문석/교수/부산대학교 | 2019.12.19 |
| 53 | 파워반도체 소자 핵심이론 | 강혜민/박사/Cambridge University | 2019.12.19 |
| 52 | DC-DC Converter 설계 | 노정진/교수/한양대 | 2019.10.25 |
| 51 | Verilog 기초 및 Digital 설계 | 조경순/교수/한국외국어대학교 | 2019.09.25 |
| 50 | 저전력 IOT용 센서 신호 처리 회로 | 고형호/교수/충남대학교 | 2019.09.25 |
| 49 | 사물인터넷을 위한 라즈베리파이 활용 - 2019(2) | 정원석/대표/(주)이엠시스 | 2019.09.23 |
| 48 | CMOS Analog 전자회로 설계 - 2019(2) | 박주성/이사/(주)텔로팜 | 2019.09.23 |
| 47 | RF IOT 회로(PA,LNA,MIXER) 설계 | 이강윤/교수/성균관대학교 | 2019.08.13 |
| 46 | Full custom Design Flow | 남철/실리콘하모니/이사 | 2019.08.01 |
| 45 | PN 접합 다이오드 특성 강좌 | 신창환 교수 성균관대학교 | 2019.07.31 |
| 44 | IC 설계를 위한 반도체 공정 | 김민성/교수/동명대학교 | 2019.03.26 |
| 43 | CMOS Analog 전자회로설계 - 2019 | 박주성/교수/부산대학교 | 2019.03.26 |
| 42 | 아날로그 증폭기의 저잡음 설계 기법 | 고형호/교수/충남대 | 2019.02.16 |
| 41 | IOT 용 저전력 아날로그 집적회로 설계 및 실습 | 이강윤 교수 성균관대학교 | 2019.02.14 |
| 40 | Verilog 설계 언어 중급 | 김두영 수석연구원 INNOTIO(주) | 2018.11.28 |
| 39 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2018.11.02 |
| 38 | CMOS RF 트랜시버 회로 설계 실습 (VCO 및 Prescaler 설계이론) | 문용/교수/숭실대학교 | 2018.10.30 |
| 37 | 아날로그 집적회로 설계 | 박영철/교수/한국외국어대학교 | 2018.10.30 |
| 36 | Verilog HDL 이론 및 응용 | 이찬호/교수/숭실대학교 | 2018.10.30 |
| 35 | 임베디드 시스템 설계_Digital Debugging | 심규현 강사 한성대학교 | 2018.10.04 |
| 34 | 구글 텐서플로우로 배우는 필수 딥러닝 알고리즘 | 임성규 Professor Georgia Institute of Technology | 2018.10.01 |
| 33 | [2018-IDEC 연구원 교육] 칩 테스트 교육 | 선혜승 연구원(IDEC) | 2018.08.17 |
| 32 | (2018)[IDEC 연구원교육] Cell-based flow 교육 | 선혜승 연구원(IDEC) | 2018.04.26 |
| 31 | Designing with Quartus II Software: Basic Course | 이재철 부장 (AXIOS) | 2018.03.06 |
| 30 | (S-MOOC)NIOS Ⅱ를 사용한 임베디드 SoC설계 | 장영조/교수/한국기술교육대학교 | 2018.02.21 |
| 29 | CMOS Analog 전자회로설계 | 최영식/교수/부경대학교 | 2018.02.20 |
| 28 | IC 설계를 위한 반도체 공정 | 김응수/교수/부산외국어대학교 | 2018.02.20 |
| 27 | XMODEL을 활용한 A/D 변환기 및 PLL 회로의 모델링 및 시뮬레이션 | 김재하 교수(서울대) | 2018.01.23 |
| 26 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO(주) | 2017.11.30 |
| 25 | Verilog 설계언어 중급 | 김두영 수석연구원 INNOTIO(주) | 2017.11.30 |
| 24 | FPGA-based Hardware-AcceleratIOn for Machine-Learning/Deep-Learning | 기안도 박사(퓨쳐디자인시스템) | 2017.09.11 |
| 23 | (2017)AMBA AXI 기반 IP 설계와 검증 | 기안도 박사 퓨쳐디자인시스템 | 2017.06.27 |
| 22 | AMIQ사 DVT(Design VerificatIOn Tool) Feature Training | 김천성 대리(IncusolutIOn) | 2017.04.25 |
| 21 | FPGA를 이용한 디지털 신호처리용 SoC 설계 | 박성정 교수(건국대) | 2017.02.28 |
| 20 | 오픈소스 HW 플랫폼 라즈베리파이 | 이용진 강사(엣지아이랩) | 2017.02.17 |
| 19 | (2017)기가비트 이더넷제어기 설계와 응용설계 | 기안도 소장 (주)다이나릿시스템 | 2017.02.15 |
| 18 | Verilog HDL 언어 초급 및 설계 가이드라인 | 송재훈 대표이사 INNOTIO | 2016.12.13 |
| 17 | CMOS Analog 전자회로 설계 | 박주성/교수/부산대학교 | 2016.12.12 |
| 16 | IC 설계를 위한 반도체 공정 | 김응수/교수/부산외국어대학교 | 2016.12.12 |
| 15 | IC 설계를 위한 반도체 소자 | 이문석/교수/부산대학교 | 2016.12.12 |
| 14 | CMOS Analog 회로설계 | 최영식/교수/부경대학교 | 2016.12.12 |
| 13 | XMODEL과 Cell-Based Design Flow를 활용한 디지털PLL 설계 | 김재하 교수, 김은서 연구원, 이성준 연구원(서울대학교) | 2016.05.25 |
| 12 | [무료세미나]Fallacies of ComputatIOnal Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 11 | RTOS 지원 시스템 설계와 RTOS 이식 | 기안도 소장 (다이나릿시스템) | 2016.02.24 |
| 10 | Wireless CommunicatIOn system의 이해와 RF IC 설계 기초 | 변영재 교수(UNIST) | 2015.12.16 |
| 9 | (2014) VHDL 코드를 이용한 디지털회로 설계 및 simulatIOn | Honey Durga Tiwari 교수 | 2015.11.23 |
| 8 | (2015) SoC 설계 기초 및 저전력 설계 기법 | 김영민 조교수(광운대학교) | 2015.11.23 |
| 7 | 디지털 신호처리를 위한 고성능 SoC설계 | 박성정 교수 건국대학교 | 2015.11.10 |
| 6 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
| 5 | Verilog 설계언어 초·중급 | 송재훈 대표이사 INNOTIO | 2015.10.15 |
| 4 | (2015)센서 신호 처리용 아날로그 프론트엔드 설계 기법 | 고형호 교수(충남대학교) | 2015.05.19 |
| 3 | (2015)고성능 PLL 주파수 합성기 설계 | 조성환 교수(KAIST) | 2015.02.27 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | (2013)SoC architecture 설계 | 유승주 교수(포항공대) | 2013.10.24 |
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 895 |
[답변] [답변] [답변] [답변] [디자인컴파일러 문의] 합성 시 라이브러리 설정
IO cell을 제외한 상태에서 합성을 진행하고 합성 뒤 pnr 시작 전에 손으로 파워패드를 .. |
최성림 | 17.03.16 | 21 |
| 894 |
[답변] [답변] [답변] [답변] [답변] [디자인컴파일러 문의] 합성 시 라이브러리 설정
IO cell을 제외한 상태에서 합성을 진행하고 합성 뒤 pnr 시작 전에 손으로 파워패드를 .. |
선혜승 | 17.03.16 | 53 |
| 893 |
[답변] [MS180 공정] 라이브러리 문의
IDEC 선혜승입니다 시뮬레이션 이라면 PDK/FE/Verilog_Model 폴더.. |
선혜승 | 17.03.02 | 30 |
| 892 |
[답변] Sentaurus IGZO, ITO 물질 파라미터
하기 문의 사항에 대한 Synopsys 사의 회신 내용을 전달해 드립니다. 참고하시기 바랍니.. |
조인신 | 17.03.03 | 88 |
| 891 |
[답변] [답변] Sentaurus IGZO, ITO 물질 파라미터
알겠습니다!! [조인신 ]님의글 ===============================.. |
장정훈 | 17.03.03 | 69 |
| 890 |
[이희철] MS18공정 PEX시 발생하는 Warning
설계된 Layout에 대해서 DRC, LVS를 통과하였고 PEX를 진행하였는데 첨부된 그림과 같은.. |
김태효 | 17.02.24 | 6 |
| 889 |
[답변] MS18공정 PEX시 발생하는 Warning
안녕하세요. IDEC 연구원 조인신입니다. 우선 사용하고 있는 calibre 의 버전.. |
조인신 | 17.02.27 | 8 |
| 888 |
[답변] [답변] MS18공정 PEX시 발생하는 Warning
흠 보내주신 calview.cellmap파일도 동일한 warning이 발생하네요 현재 사용하고 있는 c.. |
김태효 | 17.02.27 | 6 |
| 887 |
[답변] [답변] [답변] MS18공정 PEX시 발생하는 Warning
문제가 발생하는 것은 사용하고 있는 calibre 의 버전이 낮아 .. |
조인신 | 17.02.27 | 8 |
| 886 |
[답변] [답변] [답변] [답변] MS18공정 PEX시 발생하는 Warning
감사합니다. 말씀해주신대로 calibre 2012 x86 버젼을 다운받아 설치하였습니다.&.. |
김태효 | 17.02.27 | 11 |
| 885 |
[답변] [답변] [답변] [답변] [답변] MS18공정 PEX시 발생하는 Warning
mentor 라이선스 데몬이 11.11 이라고 하셨는데 데몬 버전이 낮아 calibre 2012 버.. |
조인신 | 17.02.28 | 6 |
| 884 |
[답변] [답변] [답변] [답변] [답변] MS18공정 PEX시 발생하는 Warning
IDEC 선혜승입니다 아래와 같이 데몬 명령을 내려보시고 라이센.. |
선혜승 | 17.02.28 | 12 |
| 883 |
[답변] [답변] CDL export 관련 질문
Error: Unexpected operator "<". Expected end of file or end of line.Error: SPICE.. |
정재승 | 17.02.24 | 11 |
| 882 |
[답변] [답변] [답변] CDL export 관련 질문
에러 메시지를 보면 import 하려는 netlist 파일에 < 문자가 있어 에러가 발생합니다... |
조인신 | 17.02.24 | 33 |
| 881 |
매그나칩/하이닉스 0.18um MPW 관련 문의
안녕하세요. 충남대학교 이희덕 교수님 연구실 박사과정 송형섭입니다. 저희가 .. |
송형섭 | 17.02.24 | 31 |
| 880 |
[답변] 매그나칩/하이닉스 0.18um MPW 관련 문의
해당 에러들은 공정 진행에는 문제가 없으나 동작 보장을 하진 않습니다. .. |
김연태 | 17.02.24 | 35 |
| 879 |
[신영수] Silvaco 사 Accucell 관련 질문드립니다.
안녕하세요. Silvaco 사의 Accucell 을 이용하여 연구를 수행중입니다. .. |
서재우 | 17.02.23 | 10 |
| 878 |
[답변] Silvaco 사 Accucell 관련 질문드립니다.
안녕하세요. IDEC 연구원 조인신입니다. 문의하신 사항에 대해서는 Silvaco 사.. |
조인신 | 17.02.24 | 10 |
| 877 |
[답변] [답변] Silvaco 사 Accucell 관련 질문드립니다.
안녕하세요 Silvaco 사에서 회신이 있었는지 문의드립니다. [.. |
서재우 | 17.04.19 | 7 |
| 876 |
[답변] [답변] [답변] Silvaco 사 Accucell 관련 질문드립니다.
확인해보니 아직 silvaco 사에서 확인이 안되고 있는 상황이었습니다. 재 확인 요.. |
조인신 | 17.04.19 | 5 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 66 |
e2l-디지털시스템-Altera MAX+PLUSII를 이용한 회로설계
영문제목 : Circuit Design Using Altera MAX+Plusll 개요 : 키워드 : Verilog HDL,.. |
구재희 | 05.09.07 | 795 |
| 65 |
e2l-디지털시스템-FIFO를 이용한 온도 감지 시스템 설계/직렬 통신을 이용한 FPGA ..
영문제목 : Temperature Monitoring System based on FIFO, FPGA verificatIOn system us.. |
구재희 | 05.09.07 | 1051 |
| 64 |
e2l-디지털시스템-컴퓨터 구조
IO and bus subsystem, and multiprocessor systems. 키워드 : 컴퓨터 구조, 마이크로.. |
구재희 | 05.09.16 | 786 |
| 63 |
e2l-디지털시스템-임베디드 응용 S/W
영문제목 : Embedded applicatIOn S/W 개요 : 모든 임베디드 시스템에서 기본적인 기능.. |
구재희 | 05.01.05 | 956 |
| 62 |
e2l-디지털시스템-VHDL 설계
영문제목 : VHDL Design 개요 : VHDL에 대해 전반적으로 이해하고, 데이터 북의 타이밍.. |
구재희 | 05.01.05 | 974 |
| 61 |
e2l-디지털시스템-논리회로 설계 및 실험
영문제목 : Contemporary Logic Design 개요 : 디지탈 시스템의 분석과 설계를 위한 논.. |
구재희 | 05.01.05 | 1087 |
| 60 |
e2l-디지털시스템-레지스터전송과 마이크로오퍼레이션설계
영문제목 : Register Transfer & MicrooperatIOns Design 개요 : ● 전달 마이크로 오퍼.. |
구재희 | 04.12.30 | 1196 |
| 59 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
영문제목 : Multiplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Ca.. |
구재희 | 04.12.30 | 1721 |
| 58 |
e2l-디지털시스템-FPGA/CPLD를 이용한 디지털시스템 구현
영문제목 : ImplementatIOn of Digital System using FPGA/CPLD 개요 : ● PLD 의 사용.. |
구재희 | 04.12.30 | 906 |
| 57 |
e2l-디지털시스템-Altera MAX+PLUSII를 이용한 회로설계
영문제목 : Circuit Design Using Altera MAX+Plusll 개요 : ● Verilog-HDL 모의실험 .. |
구재희 | 04.12.30 | 915 |
| 56 |
e2l-디지털시스템-FIFO를 이용한 온도 감지 시스템 설계/직렬 통신을 이용한 FPGA ..
영문제목 : Temperature Monitoring System based on FIFO, FPGA verificatIOn system us.. |
구재희 | 04.12.30 | 1006 |
| 55 |
e2l-디지털시스템-Serial 통신 설계
영문제목 : A design of serial communicatIOn system 개요 : ● 학생들이 자유로이 과.. |
구재희 | 04.12.30 | 1007 |
| 54 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : IntroductIOn to ASIC ImpleementatIOn Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
| 53 |
e2l-디지털시스템-디지털시스템 설계의 개요
영문제목 : IntroductIOn to Digital System Design 개요 : ● 디지털시스템의 소개 ● .. |
구재희 | 04.12.30 | 1139 |
| 52 |
e2l-아날로그 회로-Comparator 설계
영문제목 : Comparator design 개요 : 키워드 : hysteres, Miller compensatIOn, Co.. |
구재희 | 06.06.13 | 1083 |
| 51 |
e2l-아날로그 회로-PLL의 원리 및 PLL의 이해 및 응용
영문제목 : The Principle of PLL / understand and ApplicatIOns of PLL 개요 : 키.. |
구재희 | 06.06.13 | 1274 |
| 50 |
e2l-아날로그 회로-A/D 변환의 원리, 종류, 이해 및 응용
영문제목 : The Principle of A-to-D ConversIOn 개요 : 키워드 : ADC, A/D 변환기,.. |
구재희 | 06.06.13 | 1264 |
| 49 |
e2l-아날로그 회로-OP-Amp 및 이외의 IC 칩(chip)을 사용한 증폭기 회로 해석 및 응용
영문제목 : Circuit analyse and applicatIOn of op-amp and amplifiers using IC (integ.. |
구재희 | 06.06.13 | 1172 |
| 48 |
e2l-아날로그 회로-출력단과 전력 증폭기 회로 해석 및 응용
영문제목 : Circuit analyse and applicatIOn of output stages and power amplifiers .. |
구재희 | 06.06.13 | 1189 |
| 47 |
e2l-아날로그 회로-RF 회로의 기초와 RF 증폭기 회로 해석 및 설계
영문제목 : RF circuit the base & RF Amplifier circuit Analysis and Design 개요 : .. |
구재희 | 06.06.13 | 1261 |