통합검색

안녕하세요. IdeC 조인신입니다.     MRAM 은 미지원입니다.   ..

dence license와 Mentro license 사용시에 툴 사용에 있어서 문제가 있어서 문의드립니다..

dence license와 Mentro license 사용시에 툴 사용에 있어서 문제가 있어서 문의드립니다..

안녕하세요. IdeC 조인신입니다.     Hspice 의 경우 Windows 버전도 지원..

del 을 활용한 Ferroelectric FET 구현 중 궁금한 사항이 있어 질문드립니다.   ..

del 을 활용한 Ferroelectric FET 구현 중 궁금한 사항이 있어 질문드립니다.   ..

device가 NI=19로 자동 실행되는 것이 Sentaurus의 의도된 동작인지 확인 부탁드립니다.2..

device가 NI=19로 자동 실행되는 것이 Sentaurus의 의도된 동작인지 확인 부탁드립니다.2..

device가 NI=19로 자동 실행되는 것이 Sentaurus의 의도된 동작인지 확인 부탁드립니다.2..

device가 NI=19로 자동 실행되는 것이 Sentaurus의 의도된 동작인지 확인 부탁드립니다.2..

delivery status of my recent order for the Socket 208-pin (MQFP). I completed..

der for the Socket 208-pin (MQFP). Please be informed that your package is schedul..

안녕하세요. IdeC 조인신입니다.     라이선스 데몬이 구동 중인 서버 또..

  안녕하십니까 한경국립대학교 권혁민 교수님 연구실 석사과정생 염지훈입니다. ..

tool 실행 내용을 보면 IdeC 라이선스 서버에서 라이선스를 사용하는 방식이 아닌 연구..

dence Virtuoso 사용 시 라이센스 문제가 지속적으로 발생해 혹시 문제 해결에 도움을 주..

dence Virtuoso 사용 시 라이센스 문제가 지속적으로 발생해 혹시 문제 해결에 도움을 주..

안녕하세요, 건국대학교 이재석 연구원입니다.   IdeC tool 지원내역 자료에 ..

안녕하세요. IdeC 조일선입니다. Systems tool 리스트는 저희가 보유하고 있지 않아, Sy..

dence University Package에 EMX가 포함될 예정인지 문의드립니다.   4월 2월 최..

영문제목 : High-speed Low-power Circuit design 개요 : 키워드 : High-speed Circ..

영문제목 : design of MOS Logic Circuit 개요 : 키워드 : MOS, 스위칭 논리회로, M..

영문제목 : Full-custom Digital IC design process and verification 개요 : 키워..

design Rules and Layout practice 개요 : 키워드 : 설계 규칙, Layout, CMOS, Full..

delay 분석 및 최적화, combinational logic 및 delay 최적화, sequential logic timming..

dence를 사용하여 모든 과정을 매우 상세하게 그림으로 보여주고 설명하는 방식을 취하였..

영문제목 : Digital Circuit Testing and Testability 개요 : 고 집적회로에 대한 검사..

design practical 개요 : 현대 전자, 통신, 멀티미디어, 컴퓨터공학의 핵심기술이라 할..

design, magic

deling

영문제목 : CMOS Analog Integrated Circuit design 개요 : RF 및 고속 아날로그 집적..

영문제목 : Dynamic CMOS Logic 개요 : 키워드 : Dynamic, Circuit design

영문제목 : Cell Library design / Characterization 개요 : 키워드 : Cell Library..

design verification of VLSI systems 개요 : 키워드 : CAD, design verification, ..

영문제목 : design of ADC and DAC and Mixed-Signal Layout 개요 : 키워드 : ADC, ..

영문제목 : design of ADC and DAC and Mixed-Signal Layout 개요 : ● CAD 알고리즘이..

영문제목 : Chip design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의..

design, MOS device, backend

de-off할 수 있는지의 결정과정을 다루고자 한다. 키워드 : VLSI, 디지털시스템, 집적..

영문제목 : design of CMOS Analog 개요 : 키워드 : CMOS, 바어어스, small signal..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..