통합검색

decimatior를 만들고 있습니다. 00~07번의 techfile들을 sourcing하여 pnr을 하는중에 ..

decimatior를 만들고 있습니다. 00~07번의 techfile들을 sourcing하여 pnr을 하는중에 ..

dec.or.kr)   감사합니다     [신종윤 ]님의글 ====================..

dec에 가는데 이 기간에  이번 MPW 칩에 들어갈 decimator의 post-simulation을 하..

de 또는 Buffer 등을 PAD 와 mos 중간에 넣어서 해결을 하는데 만약 이 방법이 어렵다면..

안녕하세요. IdeC 연구원 조인신입니다.   spectre 버전확인 한 결과를 보면 내..

며칠전에도 SPECTRE simulation 관련 질문을 드렸고 받은 답변에 MMSIM 13~14 버전을 설..

dence 라이선스에는 Ade L 이 아닌 Ade XL 이 포함되어 있습니다. Ade L 을 실행하..

안녕하세요. 서강대학교 최우영 교수님 연구실 석사 연구생 윤지영입니다. 지난번에 도..

안녕하세요. IdeC 연구원 조인신입니다.   네 맞습니다. symbol 은 ..

현재 MS180 공정으로 작업을 진행하고 있습니다. 제공된 PDK에 IdeC_STD_M18 라이브러리..

안녕하세요. IdeC 연구원 조인신입니다.   TGOX layer 는 해당 MOS 가 3.3V..

안녕하세요. IdeC 연구원 조인신입니다.   저항 중 r 다음에 j 가 있..

안녕하세요. S65 공정 제출하였던 울산과학기술원 김경록교수님 연구실의 장이산 입..

demo 폴더에 있는  make_tdf 파일을 이용하여 단계 단계 진행하시면 됩니다  ..

ded.*filter:INPUT ACCEPT [0:0]:FORWARD ACCEPT [0:0]:OUTPUT ACCEPT [0:0]-A INPUT -m ..

ded.*filter:INPUT ACCEPT [0:0]:FORWARD ACCEPT [0:0]:OUTPUT ACCEPT [0:0]-A INPUT -m ..

안녕하세요. IdeC 연구원 조인신입니다.   MS180 공정에서 nch_33_tk 라는 ..

 감사합니다!     [조인신 ]님의글 ================================..

안녕하세요 저는 magna/hynix 180nm 공정에 MPW 진행 중에 있습니다. 다름이 아니라 180..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하십니까!!! 반도체의 "공정"이란 글자만 보이면 항상 23시 50분 부터 휴대폰 및 노..