통합검색

dec홈페이지에 있는 라이센스 관련 문서를 보고 라이센스를 물렸는데 첨부한 사진과 같은..

dec홈페이지에 있는 라이센스 관련 문서를 보고 라이센스를 물렸는데 첨부한 사진과 같은..

안녕하세요. IdeC 연구원 조인신입니다.   lmgrd 시 아래 처럼 log 를 만든..

죄송합니다. 매번 자세히 알려주시는데 잘 따라가지를 못하네요.. 혹시 시간되신다면 통..

 log 파일 입니다.     [구현모 ]님의글 ===========================..

전화와 원격으로 해결해 드렸습니다.   [구현모 ]님의글 =======================..

dence University Package 내에 있는 Spectre 버전보다 높은 버전의 Spectre를 다운로드 ..

dence University Package 내에 있는 Spectre 버전보다 높은 버전의 Spectre를 다운로드 ..

deep NWELL층을 깔아서 deep NWELL 위와 아래의 PWELL을 분리시켜주는걸로 이해하고 있는..

design rule 의 차이인 것입니다.     선택하는 것에 따라 gate 의..

deep NWELL층을 깔아서 deep NWELL 위와 아래의 PWELL을 분리시켜주는걸로 이해하고 있는..

안녕하세요. IdeC 연구원 조인신입니다.   Synopsys Tool 의 경우 Ins..

IdeC 담당자님 안녕하세요   KAIST 전자과 배현민 교수님 연구실 권순원 학생입니..

안녕하세요. IdeC 연구원 조인신입니다.   전화상으로도 말씀 드렸고 신청 기간..

dence사 tool 수요조사를 하면서 package에 생소한이름의 tool들이 보여 연락드립니다. ..

dence 툴을 쓰신다면 매우 어려울 것으로 생각됩니다   참고해주세요   &nbs..

dence 라이선스 1 copy 를 신청하면 수요조사 하는 것 이외의 feature 가 1 copy 씩..

안녕하세요. IdeC 연구원 조인신입니다.   환경 설정 내용을 기존에 있는 .cshrc..

 보내주신 답변 감사했습니다 하지만 진행중에 제 능력부족으로 문제가 또 생겼습..

사용하고 있는 root 계정은 로그인 shell 이 bash 입니다. 안내 하는 가이드..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..