통합검색

안녕하세요. IdeC 조인신입니다.     어떤 게 schematic 과 layout 을 만..

de optimization [get_lib_cells $TIE_LIB_CELL_PATTERN_LIST]set_dont_touch [get_lib_c..

de optimization [get_lib_cells $TIE_LIB_CELL_PATTERN_LIST]set_dont_touch [get_lib_c..

안녕하세요. IdeC 조인신입니다.     해당 mim cap 의 properties 에서 sq..

안녕하세요, 성균관대학교 박준은 교수님 연구실 석사과정 안준서입니다.PAD와 연결되는 ..

  안녕하세요, IdeC 이종행입니다. 메탈이 나뉘어져 발생한 것에 대해 공정이 이..

  안녕하세요, 성균관대학교 안준서입니다./home1/sb0401/DRC_ERROR 해당 경로의 ..

안녕하세요,  IdeC 이종행입니다.   전달받은 gds의 error는 아래와 같습니..

  IdeC 선혜승입니다    질문이 많으셨는데,  우선 이 말씀부터..

de 를 찾아봐도, 위에 언급드린 PVDDIL /H / CL/ CH cell 에 대한 설명이 없어, 각 cell ..

de 를 찾아봐도, 위에 언급드린 PVDDIL /H / CL/ CH cell 에 대한 설명이 없어, 각 cell ..

dec.or.kr/IdeC_library/qna/view/?&page=9&no=51933 이전의 질문글과 유사한 D..

dec.or.kr/IdeC_library/qna/view/?&page=9&no=51933 이전의 질문글과 유사한 D..

de 모든 소자에 대해서 multi로 겹친 후 drc 돌려보면 PBODY dummy 사이 간격 rule (waiv..

안녕하세요,  IdeC 이종행입니다.   ESD cell과 연결되는 Metal width >=..

  확인해 주셔서 감사드립니다.   해당 DRC는 아래의 상황에서 발생하였습..

안녕하세요,  IdeC 이종행입니다.   1. P72_MMP_MMN_~ ESD cell에는 DRCBL l..

dec.or.kr/IdeC_library/qna/view/?search_val=esd_pad&no=45701 위 링크는 다른 셀..

안녕하세요. IdeC 조인신입니다.     사용하고 있는 공정이 무엇인지 확인..

 안녕하세요, 선문대학교 오인열 교수님 연구실의 제레미아입니다.    ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요. IdeC 교육 담당 이한나입니다. 요청하신 관련 교육은 2015년 1월 ..

dec.or.kr     3. 진행 Flow :        신규 T..

der, 정부관계자를 포함한 SoC 관련 전문가 등 진행 ..

안녕하세요. IdeC 교육 담당 이한나입니다. 요청하신 교육은 2016년 교육 계획에..

de 기술 개발 동향 한국전자통신연구원(ETRI) 산업IT융합연구단 손주찬 단장..

dence 초급자 대상 Layout 교육 개설을 요청합니다.

dence 초급자 대상 Layout 교육 개설을 요청합니다.

안녕하세요. IdeC 교육 담당 이한나입니다. 문의하신 내용에 대해서는 유선상으로 ..

dec.or.kr Silvaco, Inc. Silvaco는 TCAD, 회로 시뮬레이션 및 IC CAD 소프트웨어 툴을..

de=C1 # https://www.peoplenjob.com/jobs/3529794?field=all&q=IHS    ..

delta-sigma modulator 설계권자 : 서강대학교산학협력단 등록일 : 2013년 11월 27일

dence, Mentor Tool 라이선스 배포 **  Cadence, Mentor Tool 라이선스를 ..

   안녕하세요. 2016년 ESD 교육을 참석하려다 급한 일이 생겨 참석하지 못했..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2015년 11월 13일에도 진..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dence 또는 Custom designer이용 칩 설계 유경험자, 실습 강의 가능자  4) 칩 설..