통합검색

device_ug.pdf 파일을 보면 내용이 있고 예제에 대한 설명도 있으니 참고 하시기 바랍니..

device_ug.pdf 파일을 보면 내용이 있고 예제에 대한 설명도 있으니 참고 하시기 바랍니..

안녕하세요. IdeC 연구원 조인신입니다.   원인은 OS 의 bit 문제 입니다. ..

shell 파일에 /bin path 외에 64bit machine은 amd64 path를 추가하듯이 32bit machine..

designer는 32bit 지원이 되는데 hspice만 안된다는 말인가요?       ..

designer는 32bit 지원이 되는데 hspice만 안된다는 말인가요?       ..

Synopsys의 Astro를 사용하다 문의사항이 생겨 메일보냅니다.   아이덱 홈페이지..

 메일로 회신 드렸습니다.      [김동균 ]님의글 ==============..

안녕하세요. IdeC 연구원 조인신입니다.   해당 시뮬레이션은 IdeC 제공 라이선..

dence 라이센스를 3~5카피정도 사용하고 싶은데요, 지금 신청하려하면 신청 절차가 어떻..

dence 라이선스는 현재 배포가 완료되어 바로 사용은 어려운 상황입니다. 참여교수 가입..

안녕하세요. IdeC 연구원 조인신입니다.    inductor 를 사용했을 때의 lay..

 답변 감사드립니다. 한 가지 더 여쭤볼 것이 있는데, 첨부한 사진과 같은 ERC err..

네 맞습니다. GROUND_NAME 은 LVS rule 파일에 VSS gnd GND vss 로 되어..

define이라는 메세지가 뜹니다. 또한 _mc를 빼고 mc_global_local을 돌려도 tch_tn is no..

define이라는 메세지가 뜹니다. 또한 _mc를 빼고 mc_global_local을 돌려도 tch_tn is no..

delay 계산 결과는 한 cycle 안의 계산 결과하고 똑같이 나오는지 궁금합니다. 그림으..

delay 계산 결과는 한 cycle 안의 계산 결과하고 똑같이 나오는지 궁금합니다. 그림으..

de에 의하면 ASSURA 4.10 버전 이상을 지원한다고 나와있습니다. 이 것이 현재 cadence ..

de에 의하면 ASSURA 4.10 버전 이상을 지원한다고 나와있습니다. 이 것이 현재 cadence ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..