통합검색

안녕하세요,   design Compiler 2015.06-SP2 버전을 써야 할 일이 있어 업그레이..

   IdeC 선혜승입니다    해당 버전 사용에 문제 없습니다 ..

안녕하세요, 수업용 License 설정 문의 드립니다. 첨부된 사진 1번과 같이 cshrc에서 ..

안녕하세요. IdeC 연구원 조인신입니다.   메일로 회신 드렸습니다.  &nbs..

  IdeC 선혜승입니다    우선 설치는 잘 하신 것 같습니다  &nb..

 답변주셔서 감사합니다. 제가 설치부터 라이센스 등록 모든 것이 처음이라 많이 미..

   IdeC 선혜승입니다  데몬이라는 것이 라이센스 파일을 물고 항시 실..

  IdeC 선혜승입니다    이미 돌고 있는 프로세스가 있어서 충돌이 나..

design_vision 위명령어 입력후 아래와같이 오류가 나오는 상황입니다. Unable to obta..

design_vision 위명령어 입력후 아래와같이 오류가 나오는 상황입니다. Unable to obta..

design_vision 위명령어 입력후 아래와같이 오류가 나오는 상황입니다. Unable to obta..

design_vision 위명령어 입력후 아래와같이 오류가 나오는 상황입니다. Unable to obta..

  IdeC 선혜승입니다  말씀하신 내용만 가지고는 정보가 부족하여 답을 해드..

  전화상으로 말씀해주셨던 데로 11.7 버전의 데몬을 설치한 후에 sentaurus licen..

    IdeC 선혜승입니다  돌고 있는 프로세스가 있어서 충돌이 나온 것..

designer) 라이센스를 신청해서 사용중인데 PD내부 compiler designer의 lisa작성법을 ..

designer) 라이센스를 신청해서 사용중인데 PD내부 compiler designer의 lisa작성법을 ..

der 회로인데 왜 저런 DRC 에러가 나는지 궁금합니다.

der 회로인데 왜 저런 DRC 에러가 나는지 궁금합니다.

der 회로인데 왜 저런 DRC 에러가 나는지 궁금합니다.

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 IdeC 에서는 설계자의 편의와 보다 정확하고 체계적인 MPW 운영을 위하여 ..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..