통합검색

안녕하세요. IdeC 연구원 조인신입니다.   유선상으로 말씀 드린대로 내일 선혜..

안녕하세요. IdeC 연구원 조인신입니다.   설정 및 문제 발생 원인 확인을 위해 ..

안녕하세요. IdeC 연구원 조인신입니다.   EDA Tool 제공 FTP 정보는 IdeC 홈페..

안녕하세요. IdeC 연구원 조인신입니다.   보내신 메일에 대해 회신했습니다. ..

dec.or.kr   결론부터 말하자면 문제 없습니다. 사용해도 됩니다.   ..

dec.or.kr   발생하는 LVS 에러의 원인은 MOS 의 body 가 power 나 ground ..

de를 아예 사용할 수 없는건가요? 이번 매그나칩 180nm공정에서 diode를 사용 못한다고 ..

dec.or.kr   diode 를 사용해도 됩니다. 자세한 내용은 담당 연구원께 문의 해주..

dec.or.kr   diode 를 사용해도 됩니다. 자세한 내용은 담당 연구원께 문의 해주..

   IdeC 선혜승입니다  잠시 서버 점검 중입니다  오후 6시 까지..

dec.or.kr 매그나칩/하이닉스 180nm 공정에서 제공되는 TR 은 tn (1.8V) 와 tk (3.3V) ..

dec.or.kr MS 공정의 경우 res 와 cap 을 사용했을 때는 calibre LVS, PEX 시에 제공하..

안녕하세요, 부산대학교 박성경 교수님 연구실의 박준규입니다. EDA Tool중에서 ARM사의..

  IdeC 선혜승입니다    SoC designer 와  platform architect ..

안녕하세요?   한양대학교 유창식 교수님 연구실 정동혁 입니다. Synopsys에서 ..

안녕하세요. IdeC 연구원 조인신입니다.   선혜승 연구원님이 유선상으로 말씀 ..

  IdeC 선혜승입니다    해당 내용은 유선상으로 답변 드렸습니다&nbs..

der MIM is not allowed.   2.PO.W.50.1: Min. gate length for 5.0V NMOS transi..

dec.or.kr   에러 메시지 만으로는 원인 파악이 어렵습니다.   담당 연구..

안녕하세요. IdeC 연구원 조인신입니다.   virtuoso 에 calibre 메뉴를 생성하는..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

device and having a negative capacitance, wherein the FinFET device has an extensio..

“연속적인 근사 레지스터 아날로그 디지털 변환 장치,” 출원번호: 제10-2017..

“레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터,” 출원번..

“데이터 구동 회로 및 이를 포함하는 표시 장치,” 출원번호: 제10-2017-0012..

“부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터,” 출원번호..

“이중채널 비동기 파이프라인 SAR ADC,” (10비트 200MS/s 28nm CMOS), 출원..

device”, [미국 출원 관리번호 P2017-0079US, 출원번호 15/439,647, 출원일자 2017..

“채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 SAR ADC,&..

양방향성 주파수 검출기(FD: Frequency detector)와 주파수 대역 선택기를 이용한 기준 ..