통합검색

device 및 sprocess 시물레이션을 수행할 때 20개의 코어 CPU가 존재함에도 불구하고 top..

device 및 sprocess 시물레이션을 수행할 때 20개의 코어 CPU가 존재함에도 불구하고 top..

design을 진행할 때, 첫번째 그림과 같은 오류가 발생하는데 그 원인과 해결 방법에 대해..

design_label.write_data/abstract.ndm 파일이 있는지 확인해주시기 바랍니다  ..

denied! 라고 오류 메시지가 뜹니다. 해당 명령어를 사용하기 위해서는 다른 License를 ..

denied! 라고 오류 메시지가 뜹니다. 해당 명령어를 사용하기 위해서는 다른 License를 ..

dence virtuoso EDA Tool 버전(SCL/LCU/MGLS 포함) : IC618 spectre 231 carbre2024&nbs..

dence.cshrc 내의 경로 수정을 해야 하고   virtuoso 명령을 내리는 폴더에 ..

안녕하세요. 인천대학교 바야르툴가 학생입니다. 현재 PNR 진행을 위해 SYN_topo/r..

  IdeC 선혜승입니다     이전에 말씀드린대로   이..

답변 감사합니다. SYN_topo/rm_setup/common_setup.tcl 파일에 있는 MILKYWAY 관련 설정..

detailed.tlup" set TLUPLUS_MIN_FILE "$LIB_DIR/lnr28lpp_7U1x_2T8x_LB_SigRCmin_detai..

detailed.tlup" set TLUPLUS_MIN_FILE "$LIB_DIR/lnr28lpp_7U1x_2T8x_LB_SigRCmin_detai..

detailed.tlup" set TLUPLUS_MIN_FILE "$LIB_DIR/lnr28lpp_7U1x_2T8x_LB_SigRCmin_detai..

design rule을 따르고, 측면/하단부 metal 두께 조절, 첫번째 그림) 사용이 가능한지 문..

design manual에 따르면 아래와 같이 되어 있으며, User영역은 VNCAP length and width a..

design manual에 따르면 아래와 같이 되어 있으며, User영역은 VNCAP length and width a..

IdeC 이종행입니다. ISONLD24LR.EX.GPOLY.1 과 PLD24.EN.PDTH.1 과 3 에러는 아래 그림..

 답변 감사합니다.   1. 상황은 다음과 같습니다. 또한, PCELL을 깨지 않고..

  DRC,LVS Rule은 변경 없습니다. 아래 에러 사항에 대해 삼성에 확인 요청한 결..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

details?id=com.IdeC.build1&pcampaignid=web_share   IdeC(반도체설계교육..

 안녕하세요.  광운대 IdeC 아카데미 입니다.   강의실 사이즈 특성 ..

* 2026년 IdeC MPW 지원 공정과 공정별 지원 환경을 안내드립니다.(상세 내역 : 첨..

 안녕하세요. 광운대 IdeC 아카데미 입니다.   온라인은 재직자분 대상이므..

   안녕하세요, 고려대학교 IdeC 담당자입니다.  9/1일 00:00에 증원을..

 안녕하세요, 고려대학교 IdeC 담당자입니다.  강의 일주일 전 9/3 00:00에 ..

  안녕하세요.   학부생 입장에서 금일 8월 26일에 신청할 수 있다고 하여 ..

   안녕하세요, 고려대학교 IdeC 담당자입니다. 본 강의는 재직자 대상 강의..

[Synopsys] 반도체 공정/소자 시뮬레이션을 위한 Synopsys TCAD - Sentau rus Basic Trai..

de_250805.pdf   MRAM 을 사용하여 설계 하는 팀은 해당 파일을 반드시 참고하여 ..

de 설계 방법" 강의는 온라인으로는 제공되지 않는것인가요? 감사합니다.

안녕하세요, IdeC 연세대 아카데미 담당자입니다.   문의 주신 'PMIC 기본 회로의..

de 설계 방법" 강의는 온라인으로는 제공되지 않는것인가요? 감사합니다.