통합검색

dence/IC61X/share/patchData/OS ==========================================감사합..

 답변 감사합니다. 답변주신 링크로 들어가서 #yum install IC5.1 <= 파일이름입..

안녕하세요.IdeC 연구원 조인신입니다. 질문에 답변 드립니다. 김창수 연구원..

  답변 감사합니다.말씀해주신 대로 했더니 에러는 많이 줄었는데 한,두 줄 정..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : IC5141_USR5 EDA Tool 버..

dence 5버젼은 6버젼으로 up conversion하여 제출하라고 하셨었는데요.그 방법 및 절차에..

dence 5버젼은 6버젼으로 up conversion하여 제출하라고 하셨었는데요.그 방법 및 절차에..

안녕하세요.IdeC 연구원 조인신입니다. 질문에 답변 드립니다. 우선 .cshrc 파..

 안녕하세요  문의 하신 내용은 조인신 연구원님께서 말씀하신대로 진행..

답변 감사합니다.답변 주신 내용대로 세팅하니 잘 실행이 됩니다.헌데 Ade 를 이용하여 ..

dence tool path을 잡아주는 환경 파일에 MMSIM 프로그램이  IC616 보다 ..

dence tool path을 잡아주는 환경 파일에 MMSIM 프로그램이  IC616 보다 ..

dec.or.kr 원인이 nmos body 를 vss 로 한 것 때문은 아닌 것 같습니다. 감사..

 IdeC 선혜승입니다 실행 커맨드를 Astro -galaxy & 로 주시면 됩니다&nbs..

답변 감사합니다다음과 같은 메시지가 똑같이 출력되는데요 Tk_Init() failed 부분은 해..

 IdeC 선혜승입니다 IdeC 은 2007.03-SP12 버전을 사용중이구요 Cent OS ..

dence EDA Tool 버전(SCL/LCU/MGLS 포함) : Cadence IC6.1.5.72 / Spectre 10.1.1.41..

dence EDA Tool 버전(SCL/LCU/MGLS 포함) : Cadence IC6.1.5.72 / Spectre 10.1.1.41..

dence EDA Tool 버전(SCL/LCU/MGLS 포함) : Cadence IC6.1.5.72 / Spectre 10.1.1.41..

design을 하기 위해 mentor사의 board station을 설치하였는데 문제점이 발생하여 문의드..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..

dec.or.kr/    4. 자세한 사항은 IdeC 웹페이지를 참조해주세요. ..