통합검색

delSetup*', 'SimulationFiles*'와 같은 항목들이 존재하고 있습니다. 혹시 이러한 항목..

안녕하세요. IdeC 조인신입니다.     해당 공정의 90% Shrink 공정입니다...

denied 에러로 동작하지 않는 것을 확인하였습니다.   이 경우, 1) FTP를 통해 클..

denied 에러로 동작하지 않는 것을 확인하였습니다.   이 경우, 1) FTP를 통해 클..

denied 에러로 동작하지 않는 것을 확인하였습니다.   이 경우, 1) FTP를 통해 클..

deckyt@kaist.ac.kr     [유정혁]님의 글 ===============================..

dent at Kyung Hee University under the supervision of Prof. Jong-Wook Lee. I'm tryi..

de 해야 하는 파일은 DPDK_IC6p1_1830bd18ba_Rev3p6p0_3/rules/Calibre/xRC/6M_thick_27K..

devices are generated. I attached a screenshot of the "calview.cellmap" locati..

devices are generated. I attached a screenshot of the "calview.cellmap" locati..

ded document to run the simulation with the extracted parasitic (calibre view) for ..

dec.or.kr/vod/apply/view/?&page=3&no=301   [Sahan Pitigala]님의 글 =..

1.  OS 가 업데이트 되어 2019 버전에 필요한 ZLIB_1.2.9 는 호환성 이..

안녕하세요 IdeC 담당자님, SF28-2402 회차 IdeC FDSOI 공정 tape-out에 참여한 연세대..

안녕하세요 해당 IP 추가 되었습니다.   [유정혁]님의 글 =====================..

dence 메뉴얼을 바탕으로 저희가 이해한 내용은 EAD를 통한 parasitic cap, resistance의..

dence 메뉴얼을 바탕으로 저희가 이해한 내용은 EAD를 통한 parasitic cap, resistance의..

delSetup*  SimulationFiles*이라는 항목들이 있는데 이 항목들도 같이 압축해도 되..

안녕하세요! 이번 본센터에서 진행하는 '반도체 소자' 강의 관련해서 궁금한 것이 생겨 ..

안녕하세요.   '반도체 소자' 강의는 비대면, 온라인으로 진행될 예정입니다.&nbs..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..