통합검색

derate 값과 관련해서는 별도로 안내된 것이 없는 것으로 확인됩니다.   (추..

derate 값과 관련해서는 별도로 안내된 것이 없는 것으로 확인됩니다.   (추..

안녕하세요 강원대학교 박사과정 김현준입니다. 저희가 부득이한 사정(연구실 공사로 인..

안녕하세요. IdeC 조인신입니다.     신청한 IP 에서 접속할 수 있도록 처..

안녕하세요 강원대학교 박사과정 김현준입니다.   먼저 신청한 IP 주소 3개는 모..

IP 가 겹치는 것은 문제 되지 않습니다. 동일한 IP 를 가진 2개의 PC 에서 각각 접속이 ..

de me on how to resolve this?  감사합니다.사란스 드림

de me on how to resolve this?  감사합니다.사란스 드림

de me on how to resolve this?  감사합니다.사란스 드림

안녕하세요. IdeC 조인신입니다.     28nm FDSOI 공정의 상세 Process 가 ..

design_manual_S00_V1.3.5.0.pdf), 이 문서는 FDS, LNR 둘 다 호환되는 것인지 궁금합니..

design_manual 을 의미하시는 것이라면 말씀하신 파일을 보시면 됩니다.   [구남..

 제가 LPP(LNR) 공정과 FDS 공정을 혼용하여 잘못 안내를 드렸네요.  정정하..

dence 용 PDK 가 포함되어 있는 것이고 digial 은 digital 설계 시 사용할 Standard Cel..

depth)에도 shrink가 영향을 주어 실제 사이즈와 layout의 사이즈가 다른지 궁금하여 문..

depth)에도 shrink가 영향을 주어 실제 사이즈와 layout의 사이즈가 다른지 궁금하여 문..

   안녕하세요 IdeC 정재희입니다.  혹시 연구용으로 받은 시높시스 라..

device를 실행시켰는데 발생하는 에러의 원인을 찾을 수 없어서 문의드립니다.   ..

del_depassivation_2.so.linux64 파일이 있는지 확인해 보시고  만약 없다면 예제..

dec에 가서 merge를 하는 것 같은데요, digital을 analog와 합치는 과정은 어떻게 진행..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요. IdeC 교육 담당 이한나입니다. 요청하신 관련 교육은 2015년 1월 ..

dec.or.kr     3. 진행 Flow :        신규 T..

der, 정부관계자를 포함한 SoC 관련 전문가 등 진행 ..

안녕하세요. IdeC 교육 담당 이한나입니다. 요청하신 교육은 2016년 교육 계획에..

de 기술 개발 동향 한국전자통신연구원(ETRI) 산업IT융합연구단 손주찬 단장..

dence 초급자 대상 Layout 교육 개설을 요청합니다.

dence 초급자 대상 Layout 교육 개설을 요청합니다.

안녕하세요. IdeC 교육 담당 이한나입니다. 문의하신 내용에 대해서는 유선상으로 ..

dec.or.kr Silvaco, Inc. Silvaco는 TCAD, 회로 시뮬레이션 및 IC CAD 소프트웨어 툴을..

de=C1 # https://www.peoplenjob.com/jobs/3529794?field=all&q=IHS    ..

delta-sigma modulator 설계권자 : 서강대학교산학협력단 등록일 : 2013년 11월 27일

dence, Mentor Tool 라이선스 배포 **  Cadence, Mentor Tool 라이선스를 ..

   안녕하세요. 2016년 ESD 교육을 참석하려다 급한 일이 생겨 참석하지 못했..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2015년 11월 13일에도 진..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dence 또는 Custom designer이용 칩 설계 유경험자, 실습 강의 가능자  4) 칩 설..