통합검색

안녕하세요, 포항공대 송호진교수님 연구실 이종호 학생입니다.   참여교수신청 -..

안녕하세요. 메일로 답변드렸습니다.  감사합니다.      [송호..

   안녕하세요  IdeC 이의숙입니다.    귀팀을 포함하여 ..

안녕하세요. IdeC 조인신입니다.     lvt 소자의 경우 확인하신대로 NW 이..

답변 감사드립니다. 그러면 전원 공급은 rvt 소자와 동일하게 vdd는 NW이 있는 power me..

layout 을 어떻게 했는지 파악되지 않아 power metal 에 NW 의 유무가 무슨 의미인지 잘 ..

dentified as controlled, should be tied to GND or most negative chip supply (GND). ..

de_S00-V2.7.7.0.pdf 파일을 보면 LVT MOS 의 구조가 있습니다. 이 내용부터 확인..

design 이후 place_opt 단계에서부터 아래 사진과 같은 에러가 뜨는것을 확인할 수 있었..

design 이후 place_opt 단계에서부터 아래 사진과 같은 에러가 뜨는것을 확인할 수 있었..

design 이후 place_opt 단계에서부터 아래 사진과 같은 에러가 뜨는것을 확인할 수 있었..

design rule check 입니다.  standard cell 은 phantom cell 이므로 lef to ndm 생..

design rule check 입니다.  standard cell 은 phantom cell 이므로 lef to ndm 생..

design rule check 입니다.  standard cell 은 phantom cell 이므로 lef to ndm 생..

안녕하세요. IdeC 조인신입니다.     PEX 의 output 을 calibreview ..

안녕하세요. IdeC 조인신입니다.     cmom_6U1x_2U2x_2T8x_LB_2p 소자에 f..

deckyt@kaist.ac.kr) 삼성 측과 협의 후 회신 드리겠습니다.  다만 답변에 시간이..

de (Direction: Right) --- set_pg_strategy vdd_L -macros [get_cells $pads_L -filter..

de (Direction: Right) --- set_pg_strategy vdd_L -macros [get_cells $pads_L -filter..

de (Direction: Right) --- set_pg_strategy vdd_L -macros [get_cells $pads_L -filter..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

안녕하세요 경북대 IdeC 입니다. 추가 신청 계획은 아직 없습니다. 일단 신청 기간이 ..

안녕하세요 경북대 IdeC 입니다. 저희는 대기자 신청을 하고 있지 않습니다. 일단 신..

 안녕하세요 전남대IdeC 입니다   대기자로 신청하시고 현재 대기자 상태이..

안녕하세요 경북대 IdeC 입니다. 증원 예정은 없습니다. 아직 수강신청 기간 중이니 ..

[Synposys] Multi-Voltage design 구현을 위한 Synopsys low power 설계 (PnR) 과정에서 ..

  안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 ..

안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 신청받았..

안녕하세요 부산대IdeC입니다. 해당강좌 20명 정원 대기자 10명까지 신청할 수 있습니..

 안녕하세요 전남대 IdeC입니다   문의주신 강좌의 경우 현재 추가 증..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외 &nb..

IC design Education Center(IdeC)   (채용) KAIST 반도체..

 충북대IdeC강의의 경우, 충북대 내 IC경진대회에 참여하는 학생들의 경우 우선수강..