통합검색

안녕하세요, 포항공대 송호진교수님 연구실 이종호 학생입니다.   참여교수신청 -..

안녕하세요. 메일로 답변드렸습니다.  감사합니다.      [송호..

   안녕하세요  IdeC 이의숙입니다.    귀팀을 포함하여 ..

안녕하세요. IdeC 조인신입니다.     lvt 소자의 경우 확인하신대로 NW 이..

답변 감사드립니다. 그러면 전원 공급은 rvt 소자와 동일하게 vdd는 NW이 있는 power me..

layout 을 어떻게 했는지 파악되지 않아 power metal 에 NW 의 유무가 무슨 의미인지 잘 ..

dentified as controlled, should be tied to GND or most negative chip supply (GND). ..

de_S00-V2.7.7.0.pdf 파일을 보면 LVT MOS 의 구조가 있습니다. 이 내용부터 확인..

design 이후 place_opt 단계에서부터 아래 사진과 같은 에러가 뜨는것을 확인할 수 있었..

design 이후 place_opt 단계에서부터 아래 사진과 같은 에러가 뜨는것을 확인할 수 있었..

design 이후 place_opt 단계에서부터 아래 사진과 같은 에러가 뜨는것을 확인할 수 있었..

design rule check 입니다.  standard cell 은 phantom cell 이므로 lef to ndm 생..

design rule check 입니다.  standard cell 은 phantom cell 이므로 lef to ndm 생..

design rule check 입니다.  standard cell 은 phantom cell 이므로 lef to ndm 생..

안녕하세요. IdeC 조인신입니다.     PEX 의 output 을 calibreview ..

안녕하세요. IdeC 조인신입니다.     cmom_6U1x_2U2x_2T8x_LB_2p 소자에 f..

deckyt@kaist.ac.kr) 삼성 측과 협의 후 회신 드리겠습니다.  다만 답변에 시간이..

de (Direction: Right) --- set_pg_strategy vdd_L -macros [get_cells $pads_L -filter..

de (Direction: Right) --- set_pg_strategy vdd_L -macros [get_cells $pads_L -filter..

de (Direction: Right) --- set_pg_strategy vdd_L -macros [get_cells $pads_L -filter..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dential information is increasingly processed and transmitted by RFID tags, wireles..

dential information is increasingly processed and transmitted by RFID tags, wireles..

한국반도체산업협회와 반도체인적자원개발협의회(반도체SC)에서는 반도체 산업을 알리고..

delay-locked loop (FMDLL) that provides both programmable fractional-ratio clock mu..

dec.or.kr)

delay-locked loop (FMDLL) that provides both programmable fractional-ratio clock mu..

delay-locked loop (FMDLL) that provides both programmable fractional-ratio clock mu..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2017년 정기 EDA Tool ..

demodulator IP for advanced ZigBee systems

dec.or.kr)

dence Tool 라이선스 배포     Cadence Tool 라이선스를 아래와 같이 배포..

Configurable 4x4 MIMO Symbol detector IP

IC design Education Center(IdeC)   2017 IdeC SoC Congress&n..

dec.or.kr)  

dec.or.kr(김영지 주임)    ♦ 참가신청 신청기간 ..

detector using 3-line buffer

ded 6T1D SRAM Cell With Feedback-fade Write Access   2017 ISC CDCBest de..

dec.or.kr, 042-350-4428         ..

dec.or.kr(김영지 주임)    ♦ 참가신청 신청기간 ..

dec.or.kr-> 로그인 -> 마이페이지 -> EDA Tool 신청 내역    ..