통합검색

de 또는 model guide 파일   [우희정]님의 글 =================================..

define이 맞습니다. 2. VDD가 여러 개 있으면 각각 POWER_ESD 붙여야 합니다. 3. VSS도..

안녕하세요. IdeC 조인신입니다.     라이선스 서버에 문제가 있었던 것 ..

안녕하세요 이강윤교수님 연구실 석사과정 유승완입니다. PAD 관련 DRC 질문 드립니다 ..

안녕하세요,  IdeC 이종행입니다.   ESD PAD cell 자체에 DRC error는 없습..

 ESD PAD 자체에는 Error가 없습니다만 상위 메탈을 올려 연결할 시에 DRC가 발생합..

해당 ESD cell에 VSS 연결은 그림의 Ring MET2로 연결하는게 불가한가요? 에러나는 GDS ..

 이런식으로 MET2로 연결하는 GDS로 만드어서 진행을 해도 DRC가 발생합니다. &nbs..

definition 되어야 합니다. design manual p.219 보면 POWER_ESD/GROUND_ESD 를 M5ESD l..

안녕하세요. 금번 SS28-2402회차 MPW 참여중인 경북대학교 문병인교수님 연구실 김정환..

dec.or.kr/IdeC_library/mpw_notice/view/?&kind=1&no=45712   [김정환]..

안녕하세요 성균관대학교 이강윤 교수님 연구실 석사과정 유승완입니다. DB 제출 관련해..

  5분 정도 후에 반영 됩니다.   [유승완]님의 글 =======================..

안녕하세요, IdeC 이종행입니다.   real time으로 update되는 것으로 알고 있으나..

안녕하세요,  IdeC 이종행입니다. Connectivity check > F3 >  Stop La..

default 설정으로 연결되어 보여도, 실제로는 'P' 와 'N' 는 연결이 되어있는게 아니고,..

default 설정으로 연결되어 보여도, 실제로는 'P' 와 'N' 는 연결이 되어있는게 아니고,..

안녕하세요,  IdeC 이종행입니다.   Double guard 안에 NMOS와 PMOS를 배치..

  안녕하세요. 본문에서 작성한대로 이미 double guard ring을 배치하였지만 그 ..

de를 달면 antenna 관련 error는 모두 사라지고, GRA2.t2, GRA5.b2a_LIMV, 그리고 G..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

 안녕하세요, 반도체 실무를 교육(직무기술)하는 강좌가 1/16~1/17 광운대 IdeC에서..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

[IdeC 연구원 교육] Full-Custom 설계 Flow 교육 신청할 수 있는 인원수를 추가해 주해요..

dec.or.kr, 042-350-8538)

de range clock/data recovery for MIPI M-PHY is fabricated in a 65 nm CMOS technolog..

dec.or.kr/ (다운로드 안내 ..

de fluorescent lamp (CCFL). And the white-LED lasts semi permanently and has fast r..

안녕하세요? '[IdeC 연구원 교육] IdeC MPW 설계' 강의가 정원 초과 되어서 강의를 들을..

dec.or.kr/ ■ IdeC의 인재상은? 도전의욕과 책임감이 넘치는 분을 찾습니다. 따뜻..

des a 6-bit SAR ADC, 8-bit hybrid DPWM, dead-time & driver circuits, and proposed a..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded signaling. Although an injection-locking scheme leads to low power consumption ..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

der. The SS-PLL makes the clear 3GHz multi-phase signal and the flying adder synthe..

안녕하세요 IdeC 에서는 설계자의 편의와 보다 정확하고 체계적인 MPW 운영을 위하여 ..

Category Analog & Mixed Signal > Power Management Circuit > Others descripti..