통합검색

dence.cshrc를 하여도 실행되지 않아 문의드립니다. 1. ASSURA , quantus등을  다..

dence.cshrc를 하여도 실행되지 않아 문의드립니다. 1. ASSURA , quantus등을  다..

안녕하세요. IdeC 조인신입니다.     1. Primewave 실행 시 CustomIn..

안녕하세요 이강윤 교수님 연구실 석사과정 유승완 입니다. SB130 공정에서 아래와 같은..

de 소자 tw_dcp,  tw_dcn 를 사용하는 것도 검토 필요합니다.    감사..

안녕하세요, IdeC 이종행입니다.   PAD 연결 선폭은 (>=3um) 공정에서 waive가..

안녕하세요,  IdeC 이종행입니다.   메일에 layout을 보면 ptab guard-ring..

답변 감사드립니다. 그런데, GRPMICEAC_7_2 오류 메시지를 읽어보면,rx_p_diffusion 이 ..

design _manual p. 246 참조하여 active to guard-ring space <=3um 설정 해보시기 ..

design _manual p. 246 참조하여 active to guard-ring space <=3um 설정 해보시기 ..

defined or empty environment variable: DRC_TECHDIR. I source all requared files fo..

defined or empty environment variable: DRC_TECHDIR. I source all requared files fo..

dec.or.kr     [이민영]님의 글 ========================================..

dec에서 파일이 제대로 있는 것을 확인하였습니다.   감사합니다. 장지훈 드림

dec에서 파일이 제대로 있는 것을 확인하였습니다.   감사합니다. 장지훈 드림

de_S28.pdf를 참고하여 PEX setting을 했습니다.  하지만 다음과 같은 오류가 발생..

de_S28.pdf를 참고하여 PEX setting을 했습니다.  하지만 다음과 같은 오류가 발생..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

안녕하세요 경북대 IdeC 입니다. 추가 신청 계획은 아직 없습니다. 일단 신청 기간이 ..

안녕하세요 경북대 IdeC 입니다. 저희는 대기자 신청을 하고 있지 않습니다. 일단 신..

 안녕하세요 전남대IdeC 입니다   대기자로 신청하시고 현재 대기자 상태이..

안녕하세요 경북대 IdeC 입니다. 증원 예정은 없습니다. 아직 수강신청 기간 중이니 ..

[Synposys] Multi-Voltage design 구현을 위한 Synopsys low power 설계 (PnR) 과정에서 ..

  안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 ..

안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 신청받았..

안녕하세요 부산대IdeC입니다. 해당강좌 20명 정원 대기자 10명까지 신청할 수 있습니..

 안녕하세요 전남대 IdeC입니다   문의주신 강좌의 경우 현재 추가 증..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외 &nb..

IC design Education Center(IdeC)   (채용) KAIST 반도체..