통합검색

dence.cshrc를 하여도 실행되지 않아 문의드립니다. 1. ASSURA , quantus등을  다..

dence.cshrc를 하여도 실행되지 않아 문의드립니다. 1. ASSURA , quantus등을  다..

안녕하세요. IdeC 조인신입니다.     1. Primewave 실행 시 CustomIn..

안녕하세요 이강윤 교수님 연구실 석사과정 유승완 입니다. SB130 공정에서 아래와 같은..

de 소자 tw_dcp,  tw_dcn 를 사용하는 것도 검토 필요합니다.    감사..

안녕하세요, IdeC 이종행입니다.   PAD 연결 선폭은 (>=3um) 공정에서 waive가..

안녕하세요,  IdeC 이종행입니다.   메일에 layout을 보면 ptab guard-ring..

답변 감사드립니다. 그런데, GRPMICEAC_7_2 오류 메시지를 읽어보면,rx_p_diffusion 이 ..

design _manual p. 246 참조하여 active to guard-ring space <=3um 설정 해보시기 ..

design _manual p. 246 참조하여 active to guard-ring space <=3um 설정 해보시기 ..

defined or empty environment variable: DRC_TECHDIR. I source all requared files fo..

defined or empty environment variable: DRC_TECHDIR. I source all requared files fo..

dec.or.kr     [이민영]님의 글 ========================================..

dec에서 파일이 제대로 있는 것을 확인하였습니다.   감사합니다. 장지훈 드림

dec에서 파일이 제대로 있는 것을 확인하였습니다.   감사합니다. 장지훈 드림

de_S28.pdf를 참고하여 PEX setting을 했습니다.  하지만 다음과 같은 오류가 발생..

de_S28.pdf를 참고하여 PEX setting을 했습니다.  하지만 다음과 같은 오류가 발생..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..