통합검색

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

안녕하세요. IdeC 조인신입니다.     Custom compiler를 실행하고 primewa..

안녕하세요. IdeC 조인신입니다.     설치 파일을 모두 압축 해제한 후 설..

 답변 감사드립니다.   다음과 같을때, 압축을 푸는 과정에서 문제가 발생한..

네 맞습니다.  다운로드 한 파일에 문제가 있는 것 같습니다. 혹시 모르니 하드 ..

dear IdeC,Last week, when I source VCS 2017, It is automatically open VCS when run ..

Verdi is not simulator. use ~/CSHRC/vcs.cshrc       [TRAN SA..

   dear IdeC,Below is my steps1. source /tools/CSHRC/vcs.cshrc2. co..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

안녕하세요,  IdeC 이종행입니다. 1) 맞습니다. Ring 부분과 PAD부분 연결 포트대..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

안녕하세요,  IdeC 이종행입니다.   Analog와 Digital 각각에 LVBD사용으로 ..

안녕하세요. IdeC 조인신입니다.     DB180-2401회의 Die-Out 일정은 ..

design compiler 는 툴 변경을 하지 않았습니다.    해당 이슈는 네트워크 ..

안녕하세요,  IdeC 이종행입니다.   하나의 Sealing 가드링 안에 여러 chip ..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

delay_mode 라는 옵션에서 zero, unit, punit을 사용해 출력한 vcd file을 비교하려고 합..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

  안녕하세요. IdeC충북대 지역센터입니다.    늦은 시간까지 수강신..

안녕하세요 경북대 IdeC 입니다. 추가 신청 계획은 아직 없습니다. 일단 신청 기간이 ..

안녕하세요 경북대 IdeC 입니다. 저희는 대기자 신청을 하고 있지 않습니다. 일단 신..

 안녕하세요 전남대IdeC 입니다   대기자로 신청하시고 현재 대기자 상태이..

안녕하세요 경북대 IdeC 입니다. 증원 예정은 없습니다. 아직 수강신청 기간 중이니 ..

[Synposys] Multi-Voltage design 구현을 위한 Synopsys low power 설계 (PnR) 과정에서 ..

  안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 ..

안녕하세요 전남대IdeC입니다   온라인 인원은 최대인원으로 설정하여 신청받았..

안녕하세요 부산대IdeC입니다. 해당강좌 20명 정원 대기자 10명까지 신청할 수 있습니..

 안녕하세요 전남대 IdeC입니다   문의주신 강좌의 경우 현재 추가 증..

dence : Virtuoso, Spectre3) Siemens EDA : Calibre, Questa (구 ModelSim) 외 &nb..

IC design Education Center(IdeC)   (채용) KAIST 반도체..