통합검색

dear IdeC,Last week, when I source VCS 2017, It is automatically open VCS when run ..

Verdi is not simulator. use ~/CSHRC/vcs.cshrc       [TRAN SA..

   dear IdeC,Below is my steps1. source /tools/CSHRC/vcs.cshrc2. co..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

안녕하세요,  IdeC 이종행입니다. 1) 맞습니다. Ring 부분과 PAD부분 연결 포트대..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

안녕하세요,  IdeC 이종행입니다.   Analog와 Digital 각각에 LVBD사용으로 ..

안녕하세요. IdeC 조인신입니다.     DB180-2401회의 Die-Out 일정은 ..

design compiler 는 툴 변경을 하지 않았습니다.    해당 이슈는 네트워크 ..

안녕하세요,  IdeC 이종행입니다.   하나의 Sealing 가드링 안에 여러 chip ..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

delay_mode 라는 옵션에서 zero, unit, punit을 사용해 출력한 vcd file을 비교하려고 합..

delay mode 를 설정하여 진행하는 경우라면 해당 delay에 대해 netlist 또는 명령어 등..

designation부분을 PW로 바꾸고 lvs는 통과 되었는데, 해당 저항소자 body부분에 PW를 깔..

designation 부분을 PW 에서 NW 로 변경한 후  RXNWCAM1 VIA 를 추가한 후 NW 을&n..

designation부분을 PW로 바꾸고 lvs는 통과 되었는데, 해당 저항소자 body부분에 PW를 깔..

안녕하세요. 10월31일~11월1일 고려대에서 " 아날로그 회로 시스템 설계 및 실습"&..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

IC design Education Center(IdeC)   2025년 IdeC MPW 희망공정..

IC design Education Center(IdeC)   [홍보] IEEE A-SSCC ..

deckyt@kaist.ac.kr   TOPCELL RF MIM MRAM BEOL STACK COde PROCESS..

demy.idec.or.kr )  

dec-kwu                   (하단 이미..

deline에 따른 것입니다. : The chip guard ring provides both a low resistance path ..

dec.or.kr/edu/schedule/detail/?&campus=%EA%B4%91%EC%9A%B4%EB%8C%80   감..

안녕하세요 KAIST IdeC 김연태 입니다.        1.   ..

안녕하세요 KAIST IdeC 김연태 입니다.       SF028-2501 회차 ..

- Digital Library 는 FDS 공정용으로만 제공됩니다.   해당 DK 는 LNR, LNM 에서..

deckyt@kaist.ac.kr) / 문관식 책임(mks@idec.or.kr))   &nbs..

   안녕하세요. 현재 대면 신청 인원이 정원에 비해 적어, 대면부터 우선 ..

안녕하세요 경북대 IdeC 입니다. 내년 이맘때쯤 개설 될 예정입니다. 감사합니다.&nbs..