통합검색

네 맞습니다.  다운로드 한 파일에 문제가 있는 것 같습니다. 혹시 모르니 하드 ..

dear IdeC,Last week, when I source VCS 2017, It is automatically open VCS when run ..

Verdi is not simulator. use ~/CSHRC/vcs.cshrc       [TRAN SA..

   dear IdeC,Below is my steps1. source /tools/CSHRC/vcs.cshrc2. co..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

안녕하세요,  IdeC 이종행입니다. 1) 맞습니다. Ring 부분과 PAD부분 연결 포트대..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

안녕하세요,  IdeC 이종행입니다.   Analog와 Digital 각각에 LVBD사용으로 ..

안녕하세요. IdeC 조인신입니다.     DB180-2401회의 Die-Out 일정은 ..

design compiler 는 툴 변경을 하지 않았습니다.    해당 이슈는 네트워크 ..

안녕하세요,  IdeC 이종행입니다.   하나의 Sealing 가드링 안에 여러 chip ..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

delay_mode 라는 옵션에서 zero, unit, punit을 사용해 출력한 vcd file을 비교하려고 합..

delay mode 를 설정하여 진행하는 경우라면 해당 delay에 대해 netlist 또는 명령어 등..

designation부분을 PW로 바꾸고 lvs는 통과 되었는데, 해당 저항소자 body부분에 PW를 깔..

designation 부분을 PW 에서 NW 로 변경한 후  RXNWCAM1 VIA 를 추가한 후 NW 을&n..

designation부분을 PW로 바꾸고 lvs는 통과 되었는데, 해당 저항소자 body부분에 PW를 깔..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

del to FPGA Acceleration 온라인 강의 증원 요청드려봅니다.

 안녕하세요 연세대학교 IdeC 아카데미입니다.    해당강좌의 증원은 ..

안녕하세요.   해당 강좌의 툴 라이선스 갯수와 강의실의 한계로 증원은 어렵습니..

 OUTLINE 을 업데이트 하였습니다.     - outline 에서 에러가 발..

'디지털 집적회로 설계 및 테스트' 과정 인원 증설 가능한지 여쭤보고 싶습니다. 감사합..

안녕하세요.    전력전자  관련하여 전력반도체 소자 등 device Physic..

  안녕하세요 부산대 IdeC 아카데미입니다. 증원 도와드렸습니다. 감사합니다.&n..

   안녕하세요. 광운대 IdeC 아카데미 입니다.   재직자 우선 강좌이..

 안녕하세요. 광운대 IdeC 아카데미 입니다.   재직자 우선 강좌이므로 재..

  안녕하세요. 금오공대 IdeC 입니다. 해당 강의는 증원 계획은 없습니다. 감사..

   안녕하세요. 성균관대IdeC아카데미 행정원 오소영입니다. 강사님의 요청..

 안녕하세요. 문의에 답변 드립니다.  저희 충북대IdeC캠퍼스에서 개설한 강..

density 는 waive 가 불가능하므로 반드시 더미를 채워서 제출하셔야 합니다.  &nb..