통합검색

안녕하세요. 10월31일~11월1일 고려대에서 " 아날로그 회로 시스템 설계 및 실습"&..

안녕하세요, 고려대학교 IdeC 아카데미 담당자 안성수입니다.   안내 메일 드..

KAIST 전기 설비 정기 검사로 인해 2024년 11월 3일 정전이 예정 되어있습니다. 이로 인..

안녕하세요,  IdeC 이종행입니다.   다른 불가한 이유가 아니면 ERC error ..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

design compiler 실행하여 합성 과정을 진행하려고 하는데 아래와 같이 dc_shell 이 존재..

안녕하세요. IdeC 조인신입니다.     tool 을 실행하기 전에 sourcing 하..

안녕하세요,  IdeC 이종행입니다. 보내주신 메일의 B/VSS 영역은 HVPWELL으로 정상..

[Siemens EDA] 3DIC Packaging Floorplanning 및 Routing을 위한 Xpedition Substrate In..

안녕하세요?    관련하여 메일로 답변드렸습니다.    감사합니..

dec.or.kr     [박근태]님의 글 ========================================..

dec.or.kr     [박근태]님의 글 ========================================..

dec.or.kr     [박근태]님의 글 ========================================..

안녕하세요 경북대IdeC입니다. 아직 2025년 강의계획이 나오지 않았습니다. 2025년 3..

안녕하세요, IdeC 이종행입니다.   Nwell은 PWR에 연결되어야 하나, 회로 설계의 ..

device 측정을 위해 layout을 설계하였습니다.   간단한 4-port single transisto..

de를 추가 하라고 되어 있습니다만 최우영님의 메일을 볼 때 single tr 평가를 위해 다..

안녕하세요, IdeC 조인신입니다.   교육용 라이선스의 경우 IdeC 에서 라이선스 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.k,  http://www.idec.or.kr 

        ..

      IdeC 저널인 JICAS (IdeC Journal of Integrated Circuits And ..

  2018 XUP(Xilinx University Program) Professor Workshop Invitation   ..

defined by NIST - Support for private key and public key lengths of 224-bit - Syn..

dec.or.kr) –> 연구회원 신청(조교수 부터 신청 가능)      &nb..

defined by NIST - Support for private key and public key lengths of 233-bit - Syn..

dec.or.kr)  

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 -> 2018년 정기 EDA Tool ..

de -1- Maximum Operating Speed : 250 MHz 464- Slices : 15,850- DSP48s : 240 - Data ..

design, RTL to GDS (ICC II 연구개발) Applications engineer (OPC) OPC, Lithogr..

de -1- Maximum Operating Speed : 120 MHz- Slices : 260 - Low-complexity hardware ar..

dec.or.kr) 에서 지도교수 계정으로 접속 후 마이페이지-IdeC 참여내역-CDC 신청내역에서..

dec.or.kr)