통합검색

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

design comiler를 이용해 timing report 출력 시에는 MAIN_CLOCK path group이 잘 출력되..

안녕하세요. IdeC 조인신입니다.     Custom compiler를 실행하고 primewa..

안녕하세요. IdeC 조인신입니다.     설치 파일을 모두 압축 해제한 후 설..

 답변 감사드립니다.   다음과 같을때, 압축을 푸는 과정에서 문제가 발생한..

네 맞습니다.  다운로드 한 파일에 문제가 있는 것 같습니다. 혹시 모르니 하드 ..

dear IdeC,Last week, when I source VCS 2017, It is automatically open VCS when run ..

Verdi is not simulator. use ~/CSHRC/vcs.cshrc       [TRAN SA..

   dear IdeC,Below is my steps1. source /tools/CSHRC/vcs.cshrc2. co..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

design compiler와 questasim 라이센싱 문제가 발생하며 실행이 안 되어서 문의 드립니다..

안녕하세요,  IdeC 이종행입니다. 1) 맞습니다. Ring 부분과 PAD부분 연결 포트대..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

dence.cshrc 파일에서의 경로만 변경하여 다시 실행해보았으나 다음 사진과 같이 오류가 ..

안녕하세요,  IdeC 이종행입니다.   Analog와 Digital 각각에 LVBD사용으로 ..

안녕하세요. IdeC 조인신입니다.     DB180-2401회의 Die-Out 일정은 ..

design compiler 는 툴 변경을 하지 않았습니다.    해당 이슈는 네트워크 ..

안녕하세요,  IdeC 이종행입니다.   하나의 Sealing 가드링 안에 여러 chip ..

dence와 calibre를 설치하였는데, pex를 실행하면 기생 캐패시터와 저항성분들은 정상적..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dence 또는 Custom designer이용 칩 설계 유경험자, 실습 강의 가능자  4) 칩 설..

안녕하세요. IdeC 이한나입니다. 2016년 강좌 수요 조사는 정확한 날짜가 정해진 ..

design 관련 업무 전문가          &nbs..

dec.or.kr/            &..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 교육은 2016년도 강의 계획시 개..

dec.or.kr■ IdeC의 인재상은?도전 의욕과 책임감이 넘치는 분을 찾습니다. 따뜻한 마음과..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

안녕하세요. IdeC 교육 담당자입니다. 요청하신 Zynq 교육은 수강 희망자가 많지..

dence? Virtuoso Schematic & Layout 강좌를 방학중에 개설해주시면 감사하겠습니다. ..

dence? Virtuoso Schematic & Layout 강좌를 방학중에 개설해주시면 감사하겠습니다. ..

"반도체집적회로 A 8b Coarse-Fine Time to Digital Converter with delay locked loop i..

dec.or.kr, 042-350-8538) 

안녕하세요. IdeC 이한나입니다. 문의하신 2007년 교육 자료는 오래 전에 진행되었..

design flow에 대한 이해 우대 Sr. Customer Success Engineer    -&nbs..

2007 교육 자료를 보니 Analog and Class-D Audio Amplifier design이라는 강의가 있었네..

안녕하세요. IdeC 이한나입니다. 문의하신 사항은 메일로 답변해드렸습니다. 메..

인재 모집 공고 (주)지에스인스트루먼트 ..

dec.or.kr/ 웹페이지를 통해서 확인    - 첨부한 배분수량 공지 및 사용..