통합검색

안녕하세요. IdeC 연구원 조인신입니다.   사용하고 있는 OS 의 type 과 버전이 ..

 운영체제는 cent os 7.9입니다. yum install을 진행하여 rpm을 설치하였는데, 오류..

  lmgrd 가 있는 경로를 확인해 보시기 바랍니다. 이전 글에서 ./lmgrd 를 한 위..

 말씀해주신대로 경로가 잘못되어있었습니다. bin파일에 들어가서 ./lmgrd를 진행해..

네 문제 없습니다.    [조혜양]님의 글 ==================================..

 위의 방법대로 해보았지만 똑같이 -bash: ./lmgrd: /lib/ld-lsb.so.3: bad EL..

https://software.intel.com/en-us/articles/flexlm-license-manager-20-may-fail-when-l..

 위의 방법을 해봤는데, ./lmgrd: error while loading shared libraries: lib..

libgcc_s.so.1 관련 문제는  yum install *gcc* 으로 진행해 보시기 바랍니다. &n..

이종욱님,  IdeC 이종행입니다. 삼성 공정 담당자에게 확인하느라 시간이 조금 걸..

안녕하세요. IdeC 조인신입니다.     현재는 DRC 에러에 대해 waive 가능 ..

안녕하세요 경북대 IdeC입니다. 국민 내일배움타드 훈련과정과 저희 교육은 관계가 없..

de p.27)까지 완료한 후 virtuoso를 실행하였는데 로그 창에 다음과 같은 에러가 뜨고 상..

dence 와 calibre 실행을 위해 작성하신 환경 설정 파일에서 calibre 선언 변수가 ..

defaults for the site. For more information on site initialization look at the fil..

defaults for the site. For more information on site initialization look at the fil..

안녕하세요. IdeC 조인신입니다.     내년도 일정은 정해진 것이 없습니다..

안녕하세요. IdeC 조인신입니다.     네 포함되어 있습니다.   [최..

  빠른 답변 감사드립니다. 혹시 아날로그 설계 전용 트랜지스터가 anglvtnfet 인..

네 맞습니다.   [최찬영]님의 글 =============================================..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..