통합검색

안녕하세요 연구원님, 말슴해 주신 항목 재검토 하여 정확한 경로를 입력 하였으나, 동일..

사용하고 있는 클라우드 서버에 접속하여  1.  opus.cshrc 2. ./RUN_LN..

안녕하세요 연구원님, 관련 문제는 merge 계정에서 진행했더니 해결 되는 것으로 파악되..

한양대학교 최병덕 교수님 연구실 이준희 입니다. (junee25@hanyang.ac.kr)   REA..

  안녕하세요 홈페이지 수정 내역이 반영되지 않은 것 같습니다. 교수님 ID로 로..

안녕하세요. IdeC 조인신입니다.     PEX 를 No RC 로 했다면 schematic ..

 안녕하세요. No RC 추출 시 mosfet의 간단한 I-V 곡선 확인을 통해 multiplier 및 ..

첨부한 파일의 pmos 의 pararmeter 를 보면 fingers=1, simM=1, totalM=6 으로 되어 있습..

defined symbol: _ZN8oaCommon11FactoryBase11getRefCountEv 위와 같은 에러가 떠서, ca..

defined symbol: _ZN8oaCommon11FactoryBase11getRefCountEv 위와 같은 에러가 떠서, ca..

안녕하세요. IdeC 조인신입니다.     PAD ring의 origin은 0,0으로 되어 ..

정 중앙으로 이동시켜봤는데 여전히 동일 에러가 뜹니다 혹시 PAD ring을 잘못 구성하면..

에러가 발생하는 부분이 어디인지 확인이 되지 않습니다. MPW.2 는 Searling 외부에 어..

안녕하세요. IdeC 조인신입니다.  질문/답변 페이지의 글 중 "[SF28-2401] DRC W..

 DRC 중에 GRLUP.D.10.1 이라는 DRC 에러가 있습니다. Excel 파일에는 GRLUP.D..

GRLUP.D.10 이 excel 에 있습니다. 해당 에러는 waive 가능한 것으로 확인됩니다. ..

density error가 발생합니다. 아마도 ind가 M1, OI, LB로만 구성되어서 위 같은 error가..

density는 area 기준으로 report 합니다.  소자 주변에 메탈 패턴이 있다면 min de..

density error를 확인했을 때 나타나는 영역표시입니다. 표시가 ind pcell 내부에 그려져..

density error가 발생합니다.      [김준엽]님의 글 ================..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dec.or.kr -> 마이페이지 -> EDA Tool 신청내역 - 첨부한 2015년 EDA Tool 수..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

2016년 5월 23일~ 5월 25일까지 있었던  [IdeC 연구원 강의]Full-Custom 설계..

             &..

des a 6-bit SAR ADC, 6-bit DPWM, analog dead-time & driver circuits, and proposed b..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

devices using ambient vibrational energy. To use PE energy effectively, the harvest..

dec.or.kr (접수 기간내 도착분 한함)    - ..

decision algorithm enables to alleviate the speed limitation and lower power consum..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > Oth..

dec.or.kr 로 신청 및 접수                &n..

der 11-Bit > (Conversion Rate) 100MSPS ~ 200MSPS description A 100MS/s 10-bi..

decription 도 강좌내용에 추가되었으면 합니다.  (VOD 서비스가 지원되었으면 합..

dec.or.kr, 042-350-8533● 참가신청 : 바로가기(Click!!) - 신청자 : 지도교수만 가..

ded with DLL. The number of stages of DLL is able to be adjusted for changing injec..

der and ΣΔ modulator noise. The output clock of this circuit is 4.5GHz and input re..

detector and FLL loop with deadzone creator. During locked state, FLL loop’s charge..