통합검색

dence tool 중 가장 높은 버전으로 설정해야 할 겁니다.   [박창희]님의 글 =====..

dence tool 중 가장 높은 버전으로 설정해야 할 겁니다.   [박창희]님의 글 =====..

dence tool 중 가장 높은 버전으로 설정해야 할 겁니다.   [박창희]님의 글 =====..

dence툴 사용중에 간헐적으로 수분간 끊김 현상이 발생하다가 1시 40분 경부터 반응이 ..

dence 실행되는 것이 확인되니 다시 진행해 보시기 바랍니다.     [송..

dence 창이 뜨지 않아서 사용을 못하고 있습니다.   어떤 문제인지 문의드립니다...

dence 실행되는 것이 확인되니 다시 진행해 보시기 바랍니다.    [김지훈]님..

안녕하세요 이번 2024년 DB 180nm 공정 MPW에 참여하고 있는 한양대학교 노정진 교수님 ..

안녕하세요. IdeC 조인신입니다.     이종행 연구원님의 답변에 추가합니..

네 감사합니다.   한가지 더 문의드리면, pch_iso_ibg_nbl_5p0v 소자의 경우 Sour..

pch_svt_ibg_iso_nbl_5p0v 소자를 layout 에 놓은 후  properties 의 parameter 탭..

안녕하세요. IdeC이종행입니다. PDK cell 제공외에 추가 layer으로 SDPW추가 된 것으로 ..

 말씀하신 추가 layer가 ISO와 SDNW 사이 SDPW layer를 말씀하는 것 맞나요?  ..

  안녕하세요. Sub으로 ISO와 SDNW 사이 SDPW layer 적용은 문제가 없어 보입니다..

de layer에 대해 문의점이 있어서 질문 남깁니다. 논문 사진용으로 특정 부분 IP를 (약 ..

de 를 사용하는 것은 권장하지 않습니다. 해당 부분에 각종 dummy 생성이 되지 않게 하..

de layer를 필요한 부분에 설정하면 가능합니다. 하지만 과도한 사용은 자제 되어야 특..

de에 대해 다시 한번 문의 드리면 제가 원하는 해당 cell은 사진용이기에 전부 ground에 ..

de layer를 설정하면, dummy filling이 되지 않습니다.   결론적으로 exclude lay..

de layer를 pc/ca/rx/V5~LB로 놔두면 Metal 및 MOSFET이 전부 dummy filling이 되지 않는..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr/IdeC_library/library/view/?&no=46668  (권장 툴 버전은 진행하는 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence Indago는 시뮬레이션 디버깅 툴 입니다. (debug Analyzer)시뮬레이션 파형과 소스..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dence, Siemens EDA, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 ..

dec.or.kr 로 주시면 됩니다.  최종 수정일 : 2021년 4월 30일   ..

deling Serdes CTLE Using Transfer Function Data 전달함수 데이터를 이용한 Serdes CT..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence Virtuoso Ade L, XL (제공자 : KAIST 류승탁 교수, 김예담)    ..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

dence, Mentor, Synopsys 의 System Requirements 에 대해 안내합니다. 업로드 한 파일..

안녕하세요 경북대 IdeC 입니다.   053-950-6858번으로 연락 부탁드립니다. 감..

안녕하세요 부산대 반도체설계교육센터입니다 더 많은 수강기회를 드리고 싶지만 원활..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요   Testable design of VLSI Semiconductor for Low Power Consumption..

안녕하세요 IdeC교육생 양동현입니다. 다름이 아니라 디지털회로설계 (RTL-to-GDSI..

   추가 신청하실 수 있도록 조치 하겠사오니  담당자 메일(senachung@..

  안녕하세요   경북대 IdeC 입니다.   아직 신청 기간이 많이 남아..

안녕하세요 경북대 IdeC 입니다. 아직 신청 기간이 많이 남아 홈페이지를 살펴봐 주시..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  현재 실습실 및 툴 수량의 제한으로 증원..

온라인 강의 정원 초과로 인하여 증원신청 드리고 싶습니다. 감사합니다.

dec@knu.ac.kr 메일로 성함과 연락처 보내주세요. 감사합니다.     [..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가합니..

안녕하세요, 광운대 IdeC 캠퍼스입니다.  실습실 및 툴 제한으로 증원은 불가하며,..