
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 17774 |
[답변] Warning - Stamping conflict in SCONNECT
determined by looking at the attached file alone. If LVS is performed in a situati.. |
조인신 | 24.07.01 | 96 |
| 17773 |
"DB하이텍 180nm BCDMOS" - Having Layout LVS error in the Pin Connection(outlin..
ded for my circuit. After connection it passed the DRC test also. When I did LVS te.. |
ISLAM MD TURIQUL | 24.06.28 | 40 |
| 17772 |
[답변]
ded for my circuit. After connection it passed the DRC test also. When I did LVS te.. |
조인신 | 24.07.01 | 22 |
| 17771 |
[답변]
ded for my circuit. After connection it passed the DRC test also. When I did LVS te.. |
ISLAM MD TURIQUL | 24.07.01 | 9 |
| 17770 |
[답변]
ded to remove. Thanks, Cho. [ISLAM MD TURIQUL]님의 .. |
조인신 | 24.07.01 | 25 |
| 17769 |
Liberate tool 실행 관련 문의 드립니다.
dence Liberate EDA Tool 버전(SCL/LCU/MGLS 포함) :oa_v22.61.d007 OS 종류 및 버전 :.. |
조혜양 | 24.06.28 | 27 |
| 17768 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.61.d007 export PATH=$.. |
조인신 | 24.06.28 | 17 |
| 17767 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.61.d007 export PATH=$.. |
조혜양 | 24.06.28 | 2 |
| 17766 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.61.d007 export PATH=$.. |
조인신 | 24.06.28 | 7 |
| 17765 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.61.d007 export PATH=$.. |
조혜양 | 24.06.28 | 2 |
| 17764 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.61.d007 export PATH=$.. |
조인신 | 24.06.28 | 3 |
| 17763 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence license number를 알 수 있는 방법이 있을까요? 항상 감사합니다.  .. |
조혜양 | 24.06.29 | 9 |
| 17762 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dence license number를 알 수 있는 방법이 있을까요? 항상 감사합니다.  .. |
조인신 | 24.07.01 | 7 |
| 17761 |
[답변] Liberate tool 실행 관련 문의 드립니다.
design data inputs are required for this Quantussession to proceed. Type -u or -h f.. |
조혜양 | 24.07.01 | 16 |
| 17760 |
[답변] Liberate tool 실행 관련 문의 드립니다.
design data inputs are required for this Quantussession to proceed. Type -u or -h f.. |
조인신 | 24.07.01 | 4 |
| 17759 |
[답변] Liberate tool 실행 관련 문의 드립니다.
design data inputs are required for this Quantussession to proceed. Type -u or -h f.. |
조혜양 | 24.07.01 | 1 |
| 17758 |
[답변] Liberate tool 실행 관련 문의 드립니다.
design data inputs are required for this Quantussession to proceed. Type -u or -h f.. |
조인신 | 24.07.01 | 3 |
| 17757 |
[답변] Liberate tool 실행 관련 문의 드립니다.
design data inputs are required for this Quantussession to proceed. Type -u or -h f.. |
조혜양 | 24.07.01 | 2 |
| 17756 |
[답변] Liberate tool 실행 관련 문의 드립니다.
design data inputs are required for this Quantussession to proceed. Type -u or -h f.. |
조인신 | 24.07.01 | 6 |
| 17755 |
[답변] Liberate tool 실행 관련 문의 드립니다.
dec ftp 서버를 확인해본 결과 virtuoso tool이 없습니다. 1. 혹시 virtuoso를 다운받으.. |
조혜양 | 24.07.01 | 3 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 99 |
e2l-디지털시스템-Serial 통신 설계
design of serial communication system 개요 : 키워드 : Serial 통신, CRC |
구재희 | 06.06.13 | 1029 |
| 98 |
e2l-디지털시스템-레지스터전송과 마이크로오퍼레이션설계
영문제목 : Register Transfer & Microoperations design 개요 : 키워드 : 레지스터.. |
구재희 | 06.06.13 | 841 |
| 97 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
영문제목 : Multiplier design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley.. |
구재희 | 06.06.13 | 1009 |
| 96 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
der design 개요 : 키워드 : ripple carry adder, carry look-ahead adder, carry-s.. |
구재희 | 06.06.13 | 979 |
| 95 |
e2l-디지털시스템-ASM 차트를 이용한 디지털시스템 설계
영문제목 : Digital System design Using ASM Charts 개요 : 키워드 : ASM, FSM, DC.. |
구재희 | 06.06.13 | 1007 |
| 94 |
e2l-디지털시스템-디지털시스템 설계의 개요
영문제목 : Introduction to Digital System design 개요 : 키워드 : 디지털 시스템 |
구재희 | 06.06.13 | 1006 |
| 93 |
e2l-디지털시스템-SoC 설계 자동화
designing an SoC. Major issues covered in this course include system specification .. |
구재희 | 06.05.22 | 1019 |
| 92 |
e2l-디지털시스템-디지털 논리회로 및 시스템
영문제목 : Digital Logic with Verilog design 개요 : 동기순서회로부터 시작하여 비.. |
구재희 | 06.05.19 | 1211 |
| 91 |
e2l-디지털시스템-논리설계론
영문제목 : Digital Logic design 개요 : - 논리설계란?- Boolean Algebra- 조합회로 .. |
구재희 | 05.09.20 | 1064 |
| 90 |
e2l-디지털시스템-VHDL 설계
영문제목 : VHDL design 개요 : VHDL에 대해 전반적으로 이해하고, 데이터 북의 타이밍.. |
구재희 | 05.09.20 | 1144 |
| 89 |
e2l-디지털시스템-VHDL 을 이용한 고급 디지털 시스템 설계 (영어 강의)
design of digital logic circuits that are complex because they are extremely large,.. |
구재희 | 05.09.20 | 884 |
| 88 |
e2l-디지털시스템-Verilog 을 이용한 고급 디지털 시스템 설계 (영어 강의)
design of digital logic circuits that are complex because they are extremely large,.. |
구재희 | 05.09.20 | 1276 |
| 87 |
e2l-디지털시스템-디지털논리회로
ded design(CAD) 시스템과 Field-Programmable Logic device (FPLD)소자의 발전에 따라서.. |
구재희 | 05.09.20 | 1217 |
| 86 |
e2l-디지털시스템-SoC용 Embedded S/W 실습
ded S/W Practice 개요 : 2005년 정부의 임베디드 소프트웨어 지원 정책 동향은 IT 839.. |
구재희 | 05.09.20 | 926 |
| 85 |
e2l-디지털시스템-디지털공학
der, Multiplier, Mux, demux |
구재희 | 05.09.20 | 984 |
| 84 |
e2l-디지털시스템-시스템온칩설계
영문제목 : System on a Chip design 개요 : 정보통신, 반도체 산업 및 집적회로 기술.. |
구재희 | 05.09.20 | 1024 |
| 83 |
e2l-디지털시스템-논리회로설계실습
영문제목 : Experiment of Logic Curcuit 개요 : 본강좌는 디지털회로의설계및구현에 .. |
구재희 | 05.09.20 | 1412 |
| 82 |
e2l-디지털시스템-컴퓨터 설계
designed FPGA prototyping board. 키워드 : 디지털 논리회로 설계, 컴퓨터 설계, algo.. |
구재희 | 05.09.20 | 932 |
| 81 |
e2l-디지털시스템-디지털 논리회로 및 시스템에 대한 VHDL 설계와 FPGA 구현
영문제목 : Digital Logic Circuit / VHDL & FPGA design 개요 : 키워드 : 디지털 .. |
구재희 | 05.09.16 | 954 |
| 80 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
영문제목 : Digital System design with Verilog-HDL 개요 : 키워드 : Verilog, HDL.. |
구재희 | 05.09.07 | 1049 |


